LA EVOLUCION DEL MICROPROCESADOR

MP DE CUATRO (4) BITS.- En 1971 , la Corporación Intel (Marcian E. Hoff)

lanzaron el primer MP 4004, de 4 bits, este MP solo direcciona 4096 localidades de 4
bits de memoria . El 4004 contenía un conjunto de 45 instrucciones diferentes como
consecuencia el 4004 solo se podía utilizar en aplicaciones limitadas(experimentales).

MP DE OCHO (8) BITS.- Mas tarde en el mismo año, al percatarse que el MP

era un producto viable para la comercialización , la Intel corparation desarrollo el 8008
el primer MP de ocho bits. El cual tenia una memoria ampliada de 16KX8 e incremento
el numero de instrucciones a 48. Este nuevo MP permite desarrollar aplicaciones mas
avanzadas. El juego de instrucciones del MP 8008 pronto limito su utilidad, por ello en
1973 la Intel introdujo el 8080, el primer de los MP modernos de 8 bits el cual era mas
veloz (realizaba una suma en 2 ms a diferencia de 20 ms que desarrollaba el 8008) y
ejecutaba mas instrucciones. Ademas era compatible con la lógica TTL ( lógica
transistor-transistor) y se podía conectar con componentes de esta lógica estandar, todas
estas ventajas introdujeron la era del 8080, así como la era de los MP.

MP DE 16 BITS.- En 1978 la intel lanza el MP 8088 (8 datos 16 dir.) y un año

mas tarde el 8086 (16 D/A). Ambos MP ejecutan instrucciones en 400 ns. Ambos MP
tienen capacidad para direccionar 1Mb (8 bits) ó una memoria de 512Kb palabra (16
bits de ancho).
Las velocidades mas altas de ejecución y el tamaño de memoria, permitieron al 8086 y
8088 sustituir a minicomputadoras en muchas aplicaciones.
Una necesidad importante que aceleró la evolución del Mp de 16 bits fue la
multiplicación y división por hardware.
La evolución del MP de 16 bits no termino en el 8086 y 8088 sino que continuo con la
introducción del 80186, una versión altamente integrada del 8086. Este MP se utilizó en
muchas aplicaciones de control, pero no como el MP principal en los sistemas de
computadoras personales. Si se encuentra el 80186 en una PC's es solo en una tarjeta
enchufable en la tarjeta madre que podría controlar una memoria en disco duro o una
interface para comunicaciones.
El mas reciente MP de 16 bits producido por la Intel es el 80286, una versión mejorada
del 8086 y que puede direccionar 16 Mb. La velocidad de reloj se ha aumentado a 16
Mhz y ejecuta 8 MIP (millones de operaciones por segundo). En tanto que la versión
basica del 8088 y 8086 es de 2.5 MIP.

MP DE 32 BITS.- La Intel produce en la actualidad 2 versiones principales de

MP de 32 bits : El 80386 y el 80486. El 386 fue el primer MP de 32 bits producido por
la Intel cuya principal ventaja es una frecuencia de reloj mucho mas alta (33 Mhz para
386 y 66 Mhz para 486), así como mas capacidad de direccionamiento de memoria hasta
4Gb.
El MP 486 contiene básicamente un 386 mejorado, un coprocesador aritmético (para la
DX 486) y una memoria cache interna de 8Kb . El 386 ejecuta muchas instrucciones en 2
ciclos de reloj mientras que el 486 ejecuta instrucciones en un solo ciclo de reloj. Estas
mejoras combinadas con un reloj de 66 Mhz permiten que las instrucciones se ejecuten a
54 Mip .
Actualmente las pentium superan velocidades de 100 Mhz.
 MICROPROCESADORES INTEL 386

2. INTRODUCCION:

Los Mp modernos estan estructurados de modo que contengan muchas mas unidades
internas de procesamiento, cada una de las cuales efectua una tarea especifica. Esto
significa que el MP moderno puede a menudo procesar ciertos numero de instrucciones
en forma simultanea, en diversas etapas de la ejecución. Esta capacidad recibe el nombre
de paralelismo.
Los microprocesadores 80386 coinciden análogamente con los microprocesadores 8088,
8086 y 80286 de la Intel, esto desde el punto de vista estructural, la diferencia radica en
la conexión con los D. P. El microprocesador 386DX tiene 32 bits, de bus de D/A y el
microprocesador 386SX tiene 16 bits de bus de Datos y 24 bits de direcciones.
El microprocesador 386DX puede trabajar con los SO UNIX, OS/2 MS/DOS.
El Cambeir de instrucciones, la capacidad de transmisión del bus y la alta efectividad del
ALU disminuyen el tiempo de ejecución de las instrucciones y dan una alta efectividad.
Fig. 1.1(b).
Este microprocesador puede trabajar con una potencia de 2,5 a 3 millones de
instrucciones por seg. (MIP).
La Unidad de Control de la Memoria- MMU (Memory Management Unit) incluye :
Memoria Cache, transformación de direcciones, Multitarea, Administración de Memoria,
Memoria Virtual con o sin paginación, 4 niveles de que apoya al Mecanismo de
protección de la Programación.
El microprocesador 386 se puede cambiar entre el Modo Protegido y el Modo Real sin
reinicializar el microprocesador.

2.1 DIAGRAMA ESTRUCTURAL DEL PROCESADOR 386SX 386DX

El procesador esta conformado por:

CPU - Unidad Central de Procesamiento

MMU - Unidad de Control de la Memoria
BU - Interface del bus

Los dos primeros dispositivos son iguales en ambos microprocesadores, la CPU esta
formada por:

EU - Unidad de Ejecución
IU - Unidad de Instrucciones

La EU contiene 8 registros de uso común de 32 bits c/u, los cuales se utilizan para
calcular la Dirección y operar con datos y además contiene 64 bits para el
desplazamiento cíclico el cual es utilizado en las operaciones de, multiplicación y
división.
Utilizando las señales del sumador se descodifican y se forman series de las banderas de
Estado.
En la Memoria controlada (ROM) se encuentra los microprocesadores.
El dispositivo de verificación de protección comprueba algún estado especial del
procesador. Por ejemplo desbordamientos (división para cero): En este caso el
procesador se para dando un mensaje.
A travéz del Multiplexor de Transmisión se recibe el código de las instrucciones los
cuales son seleccionados previamente y comprobada su longitud, luego estas
instrucciones son seleccionadas previamente formando una cola de 16 bytes de
instrucciones. De la cola de instrucciones para el decifrador de Instrucciones donde se
determina la dirección del microprograma y los operadores de la instrucción.
Formándose luego cola de 3 instrucciones decifradas.
El bus ALU sirve para transmitir datos externos hacia el conjunto de registros de uso
general.
El MMU esta compuesto por un bloque de segmentación y un bloque de Paginación.
La segmentación permite el soporte de el espacio lógico de direccionamiento, fácil
desplazamiento de Programas y datos y una utilización efectiva de los recursos.
El Registro de Descriptores permite crear diferentes segmentos de Programa. Osea que
en cada registro de Descriptores se guarda la dirección del segmento del Programa .
El mecanismo de Paginación trabaja después de la segmentación y forma la dirección
física de Acceso.
El bloque de segmentación permite 4 niveles de protección de los programas de
aplicación y sistema operativo aislado, en la memoria cache de paginación se guarda las
direcciones de las paginas.
En el bloque de Interface del bus se encuentra el decifrador de prioridad de peticiones
siendo Reset el que tiene mayor prioridad.
Atravez del Driver de direcciones se reciben o ponen direcciones en el bus.

2.2 DISTRIBUCION DE LOS CONTACTOS DEL MICROPROCESADOR

386DX Y 386SX
El microprocesador construido en un cuerpo de cerámica en un PGA(rejilla de
terminales) de 1342 terminales figura 2.2.1.
El microprocesador 386SX tiene 100 salidas distribuidas como se muestra en la figura
2.2.2.
Los miembros anteriores de la familia utilizan una alimentación de +5.0v al igual que el
microprocesador 386 (algunas computadoras tipo Notebook utilizan una alimentación de
+3.0v. El consumo de corriente varia entre:
550mA 25Mhz para 386
500mA 20Mhz '' 386
450mA 16Mhz '' 386
600mA 33Mhz '' 386

2.3 DESCRIPCION DE LAS SALIDAS DE LOS MICROPROCESADORES

80386DX Y 80386SX

Cada terminal de salida es capaz de disipar (0 lógico) 4.0mA (conexiones de direcciones

y datos) o 5.0mA (otras conexiones).
Esto representa un incremento en el manejo de corriente en comparación a los 2.0mA
disponibles en las terminales de salida de miembros anteriores de la familia.
Cada terminal de entrada representa una pequeña carga que requiere de solo +10uA de
corriente. En casi todos los sistemas excepto los mas pequeños, estos niveles de
corriente requieren de acoplados del canal.

La función de cada grupo de terminales de 80386 es como sigue:

 A31-A2SalidasConexiones del canal de direcciones: se utilizan para direccionar
cualquiera de las localidades de la memoria 1Gb X 32 que se encuentran en el
 sistema de memoria del 80386. Durante la confirmación del uso del HLDA=1 se pone
en estado de desconectado.
Los bits A0 Y A1 en la 386DX no existen. Están codificados en la habilitación del
canal (BE3-BE0).

Contactos 386DX: N2, P1, M2, L3, N1, M1, K3, L2, L1, K2, K1, J1,
H3,H2,H1,G1, F1, E1, E2, E3, D1, D2, D3, C1, C2, C3, B2, B3, A3,
C4. A1, A0 - nada

Contactos 386SX: 80, 79, 76, 72, 70, 66-64, 62-58, 56-51.
A1  18 A0 - nada

 D31-D0 Entrada/Salidas. Conexiones del canal: se utilizan para transferir datos

entre el microprocesador y los sistemas de memoria y de Entrada/Salida. Cuando se
confirma el uso del bus (HLDA=1) se pone en estado de desconexión.

Contactos 386DX: M5, P3, P4, M6, N5, P6, N6, P7, N8, P9, N9, M9, P10, P11,
N10, N11, M11, P12, P13, N12, N13, M12, N14, L13, K12, L14,
K13, K14, J14, H14, H13, H12.

Contactos 386SX: desde A15 -A0 : 81-83, 86-90, 92-96, 99-100, 1.

__ __
 BE3-BE0  Salidas  Señales de habilitación de banco: se utilizan para direccionar
un byte, una palabra o doble palabra de datos. Estas señales los genera internamente
el microprocesador Da los bits de direcciones A0 A1 ( El MP 386sx contiene el -BLE
y el -BHE para la selección del banco.)

Contactos 386DX: A13, B13, C13, E12.

Contactos 386SX: 17, 19.

__
 M/IO  Salida  Memorias E//S: selecciona un dispositivo de memoria cuando es
un 1 lógico o un dispositivo de E/S cuando es un 0 lógico. Durante la operación de
E/S el canal de dirección contiene una dirección de E/S de 16 bits.

Contacto 386DX: A12.

Contacto 386DX: 23.

_
 W/R  Salida  Señal de Estado del microprocesador, determina la dirección de
transmisión de datos, indica que el ciclo actual del canal es de escritura cuando es un
1 lógico o de lectura cuando es un 0 lógico.

Contactos 386DX: B10.

Contactos: 386SX: 25.

 ADS  Salida  La función estroboscópica (Señal de Inicio)n de datos y

dirección, se activa cuando el 386 proporciona una dirección válida de memoria o de
E/S. Esta señal se combina con la señal W/R para generar las señales separados de
lectura y escritura que se encuentran presentes en los sistemas 8086/8088.
 Contactos 386DX: E14.

Contactos 386SX: 16.

 RESET  Entrada  Reinicializar : reinicializa al 386 haciendo que

empiece a ejecutar desde la localidad de memoria FFFFFFFOH. El 80386 se
reinicializa en el modo real y los 12 bits mas a la izquierda de la dirección son como
unos lógicos (FFFH) hasta que se ejecuten una llamada lejana cuando se hacen ceros
lógicos (000H)

Contactos 386DX: C9.

Contactos 386SX: 33.

 CLK2  Entrada  Señal de sincronización, maneja una señal de reloj que es el

doble de la frecuencia de operación de 386. Por ejemplo [para operar el 386 a 16
Mhz, aplicamos un reloj de 32 Mhz a esta terminal.

Contacto 386DX: F12.

Contacto 386SX: 15.

_______
 READY  Entrada  Listo: señal de listo del microprocesador controla el
número der estados de espera insertados en el ciclo de acceso a la memoria. Indica
que el ciclo actual esta conluido y que los bytes fueron transmitidos.

Contactos 386DX:G13.

Contactos 386SX: 17.

______
 LOCK  Salida  Señal de bloqueo de acceso al bus. Prefijo : es un 0 logico
cuando una instrucción tiene el prefijo. LOCK : se utiliza con mas frecuencia durante
los accesos de DMA.

Contactos 386DX:C10.

Contactos 386SX: 26.

_
 D/C  Salida  Señal de Estado, el microprocesador permite diferenciar los ciclos
de transmisión de datos de otros tipos de transmisión. Datos/Control : indica que el
canal de datos contiene datos para o de la memoria o E/S cuando es un 1 logico, si
D/C es un 0 logico el microprocesador se detiene o se ejecuta un reconocimiento de
interrupción.

Contactos 386DX:A11.

Contactos 386SX: 24.

____
 BS16  Entrada  Señal de Acceso a un dispositivo de 16 bits. Tamaño de canal
16 bits: selecciona un canal de datos de 32 bits ( BS16 = 1) o un canal de datos de 16
 bits ( BS16 =  ). En casi todas las cosas, si un 386 se opera con un canal de datos
de 16 bits se utiliza el 386 SX que cuenta con un canal de datos de 16 bits.

Contactos 386 DX : 014

Contactos 386 SX : -

 ÑA - Entrada - Señal de permiso al MP para trabajar en régimen de Cambeir En este

régimen el siguiente ciclo de bus comienza en el ultimo tacto del siguiente ciclo.
Dirección siguiente: hace que el 386 de salida a la dirección de la siguiente instrucción
o dato en el ciclo actual del canal. Se utiliza con frecuencia para trabajar en paralelo la
dirección.

386 DX : E14 ; 386 SX : 16

 HOLD - Entrada - Señal de permiso para tomar el bus. Por algún Dispositivo excepto
el MP.

1 DX : D14 386 SX : 4

 HLDA - Salida - Reconocer Hold : indica que el 386 se encuentra actualmente en

posición de ceder su canal.

386 DX : M14 386 SX : 3

 -PEREQ - Entrada : Solicita coprocesador: le pide al 386 que deje el control y es una
conexión directa entre la memoria y el coprocesador aritmético 80387

386 DX : C8 ; 386 SX : 37

 -BUSY - Entrada: Señal de Ocupado: Una entrada utilizada `por la instrucción WAIT
o FWAIT que espera que el coprocesador se desocupe. También es una conexión
directa al 80387 del 80386.

386 DX : B9 386 SX : 34

 -ERROR - Entrada - Señal de error del coprocesador. Le indica al procesador que el

coprocesador detecto un error.

386 DX : A8 386 SX : 36

 INTR - Entrada - Solicita una interrupción: lo utilizan los circuitos externos para
solicitar una interrupción.

386 DX : B7 386 SX : 40

 NMI - Entrada: Interrupción no enmascarable: solicita una interrupción no

enmascarable como lo hizo el MP 8086

386 DX : B8 386 SX : 38

 VCC - Alimentación + 5V. Entrada

 386 DX : A1, A5, A7, A10, A14, C5, C12, D12, G2, G3, G12, G14,
L12, M3, M7, M13, N4, N7, P2, P8.

386 SX : 8-10, 21, 32, 39, 42, 48, 57, 69, 71, 84, 91, 97.

 VSS - Tierra Entrada.

386 DX : A2, A6, A9, B1, B5, B11, B14, C11, F2, F3, F14, J2, J3,
J12, J13, M4, M8, M10, N3, P6, P14.

386 SX : 2, 5, 11-14, 22, 35, 41, 49-50, 63, 67-68, 77-78, 85, 98.

 Reservado :

386 DX : A4, B4, B6, B12, C6, C7, E13,F13.

386 SX : 20, 27-31, 43-47.

2.4 DESCRIPCION DEL TRABAJO DEL MICROPROCESADOR 80386SX Y

386DX

El 386SX y el 386DX se diferencian solo en la interface con los dispositivos externos.

Los microprocesadores tienen el bus de datos y direciones dividido.
El 386SX tiene un bus de datos bidireccional de 16 bits y el 386DX de 32 bits.
El microproce4sador 386SX consta de 23 bits de direcciones y 2 bits de permiso para
transmitir bytes. La 386DX tiene 30 bits de direcciones y 4 lineas de permiso para
transmitir bytes.
En los microprocesadores se puede elejir uno de los regimenes de trabajo del bus de
direcciones:
 Regimen de cascada (Cambeir)
 Regimen Normal (No Cambeir)
Cuando el microprocesador trabaja en el regimen de Cascada, para tratar las direcciones,
da el tiempo máximo posible para acceder hacia los datos, debido a que el siguiente ciclo
del bus inicia antes de concluir el ciclo anterior.
En el régimen normal los ciclos se realizan uno detrás de otro .

Ciclo del bus del Microprocesador.-Este es el mecanismo de transmisión de

información desde el sistema al procesador y viceversa.
El ciclo del bus del microprocesador realiza la transmisión de datos, mínimo en 2
periodos de frecuencia de trabajo. De esta manera la efectividad de transmisión del bus
es de 16 Mhz. Osea 16 Mbytes por segundo. (en el microprocesador 386SX) y de 32
Mhz. En el 386DX. Sin embargo (cualquier ciclo del bus puede ser prolongado, si los
dispositivos externos detienen la entrega de la señal de preparado a la conclusión del
ciclo).
La señal CLK2 permite la sincronización del microprocesador esta señal se divide en dos
en el interior del MP para generar las señales internas durante la ejecución de las
instrucciones. El impulso interno esta compuesto de dos fases "fase 1" y "fase 2" .Cada
periodo del CLK2 corresponde a la fase de impulso interno.
El bus de datos forma un canal universal de información entre el MP y otros
dispositivos del bus local del MP.

Las salidas del bus de datos se desconecta cuando hay señal de apoderamiento del bus
(Hold).

El bus de datos proporciona la dirección física o de los puertos de entrada y salida.

A23 - A16 (386 SX), A31 - A16 (386 DX). Se ponen en nivel bajo (cero lógico)
Cuando existe una transmisión de entrada y salida.

El bus de direcciones puede direccionar 16 Mbytes de Memoria física (desde

00000000H hasta FFFFFFFFH) en el 386 SX y 4Gbytes en el 386 DX y 64 Kb
de espacio direccionado de entrada y salida (00000000H - 00FFFFH) (para
programar la entrada y salida).

El bus de direcciones se desconecta cuando se confirma el apoderamiento del bus.

Las salidas de autorización de transmisión de bytes - BHE y -BLE (-BE, -BE1, -BE2,
BE3) directamente indican que bytes del bus de 16 bits (32 bits) de datos están incluidos
en la transmisión.

 BHE (-BE1) - D15 - D8

 BLE (-BE Ø) - D7 - DØ
(-BE2) - D16 - D23
(-BE3) - D24 - D31

Si están activadas los dos salidas -BHE y -BLE, esto significa que se transmitirá 16 bits
de datos. Estas señales están activas cuando están en bajo nivel y se desconectan cuando
se confirma el apoderamiento del bus.

Las señales con 3 estados W/R , D/C , M/IO determinan el tipo de ciclo del bus que
se ejecuta : W/R diferencia ÷ la escritura/lectura D/C diferencia el ciclo de datos y
control. M/IO diferencia los ciclos de acceso a la memoria y la Entrada/Salida .

Todas estas señales se pasan al tercer estado cuando hay confirmación de apoderamiento
del bus.

Estas señales (W/R , D/C , M/IO) determinan el ciclo de bus ya que se activan cuando
se activa la señal -ADS (Salida de transmisión de dirección).

La señal LOCK se activa conjuntamente con el inicio del ciclo del bus, que además
puede ser mas tarde de la activación de ADS en el régimen Cambeir (procesamiento en
cascada).

La definición exacta del ciclo como función de las señales W/R , D/C y M/IO se
aprecian en la tabla siguiente:
 Tabla : Ciclo De Bus Por El Estado Del Mp

M/IO D/C W/R Tipo De Ciclo De Bus

0 0 0 Ciclo de confirmación de la interrupción.
0 0 1 ---- ----
0 1 0 Ciclo de lectura desde el puerto de E/S.
0 1 1 Ciclo de escritura hacia el puerto de E/S.
1 0 0 Ciclo de elección de instrucciones de la Memoria.
1 0 1 Alto, si la dirección es igual a 2 error binario si a la dirección es
igual a Ø
1 1 0 Ciclo de lectura de datos desde la memoria.
1 1 1 Ciclo de escritura de datos en la memoria.

Lock indica que en el tiempo que esta activo el acceso hacia el bus, para los demás
dispositivos no esta permitido.

Lock se activa con el frente de CLK2 , el cual empieza el primer ciclo cerrado del bus
(Lock esta activo al mismo tiempo que las otras señales de definición del bus) y se
desactiva en el último ciclo del bus el cual debe ser bloqueado. El ciclo inicia cuando la
señal READY en el ciclo anterior se activa.

La señal LOCK puede ser activada con el prefijo LOCK en algunas instrucciones.

Las señales del control del bus -ADS , -READY , ÑA indican cuando inicio el ciclo del
bus. -ADS se desconectan cuando existe confirmación de apoderamiento del bus.

La señal READY indica que el ciclo actual esta concluido y los bytes fueron
transmitidas.

La señal de Petición (ÑA) de la siguiente dirección, utiliza para local. Esta entrada
indica que el sistema es preparado para recibir una nueva dirección, estados y señales de
autorización de transmisión de bytes desde el microprocesador aunque todavía no se
halla confirmado la finalización del ciclo con la señal READY.

La entrada HOLD indica, que algún dispositivo excepto el MP pide el control del bus.

Cuando el control es pasado a otro dispositivo, el MP desconecta sus salidas (Pasan al

tercer estado osea las salidas se ponen en alta impedancia), activa HLDA y entra en
estado de confirmación de apoderamiento del bus.

El bus local queda bajo el control del dispositivo que solicito el control, hasta que este
activa la señal Hold. Cuando la señal Hold se retira el MP retira la señal HLDA y al
mismo tiempo toma el control del bus local.

Las señales PEREO , BUZY , ERROR son para organizar interface con el
coprocesador aritmético que es externo.
En estado activo (nivel alto) la señal PEREQ indica que el coprocesador pide transmitir,
los operandos hacia la memoria o desde la memoria. En contestación el MP realiza la
transmisión de datos ÷ el coprocesador y la Memoria.

En estado pasivo (nivel bajo) la señal BUZY indica que el coprocesador todavía esta
ejecutando la instrucción anterior y no puede recibir otra instrucción.

Cuando el MP detecta cualquier instrucción del coprocesador, (la cual opera con
registros de la pila del coprocesador), o la instrucción WAIT. La entrada BUZY es
automáticamente comprobada hasta que pase a estado pasivo.

Las instrucciones del coprocesador FNINIT, FNSTCW, FNCLEX, etc pueden

ejecutarse cuando esta activa a señal -BUZY, ya que estas instrucciones se usan para
inicializar el coprocesador y para desactivación de la palabra del estado del
coprocesador.

La señal activa -ERROR , indica que la instrucción anterior del coprocesador originó un
error del tipo que no se enmascaran con el registro del control del procesador. Esta
entrada automáticamente es analizada por el MP cuando hay instrucciones del
coprocesador. Si esta señal se activa, el MP genera un caso especial iniciando el
tratamiento del error.

El estado activo de la petición de la interrupción enmascarable (INTR) indica la petición

de servicio de la interrupción, el cual puede enmocararse con el bit IF en el registros de
flags (Banderas). Cuando el MP contesta a INTR, genera dos ciclos de bus de
confirmación de interrupción y al final del segundo ciclo en DØ - D7 debe aparecerse al
vector de 8 bits para identificar la fuente de la interrupción.

La petición de interrupción no enmascarable NMI indica la existencia de este tipo de

interrupción el cual no puede enmascarase con programas.

La petición de una interrupción no enmascarable siempre se sirve de acuerdo al vector 2

de la tabla de interrupciones. Por esta razón no se realiza ciclos de confirmación de
interrupciones.

La señal de entrada RESET detiene cualquier operación y pone al procesador en un

estado inicial determinado.

El MP se reinicializa activando la señal RESET no menos de 15 periodos de CLK2.

Cuando esta activo RESET todos las demás salidas se ignoran y las salidas del bus se
desconectan.