PROBLEMA: Dados los siguientes diagramas de tiempo para el flip-flop J-K, obténganse los

diagramas de tiempo a la salida del mismo en las terminales Q y Q a partir de los diagramas de
tiempo proporcionados. Supóngase que el flip-flop J-K está inicialmente en el estado Q=0.
Supóngase también que los cambios son motivados por las transiciones de "1" a "0" en la
terminal C y que en el estado J=1 yK=1 la terminal C no ejerce ninguna acción.

La salida en la terminal Q basada en las características del flip-flop J-K suponiendo que
inicialmente Q=0 es como se muestra a continuación:

La explicación del diagrama de tiempos de la salida Q es la siguiente:

Suponiendo que el flip-flop J-K está inicialmente en el estado Q=0, la transición de "0" a "1" en la
terminal C no produce efecto alguno, pero la caída subsecuente de "1" a "0" hace que el flip-flop
J-K cambie de estado, pasando de Q=0 a Q=1. La siguiente transición negativa de "1" a "0" en la
terminal C hace que la salida Q vuelva a cambiar de estado, pasando de Q=1 a Q=0. Tras esto,
aparecen unos "pulsos" en las terminales J y K, pero estos no tienen efecto alguno al permanecer
la terminal C en un nivel estático. Tras ascender nuevamente la terminal C de "0" a "1", hay un
cambio en el valor de entrada en la terminal J, que es puesta a J=1. Esto prepara al flip-flop
para que cuando haya una transición negativa de "1" a "0" en la terminal C el flip-flop J-K pase al
estado Q=1 al tener J=1 y K=0 en sus terminales de entrada, que es precisamente lo que ocurre
al final del tercer "pulso" en la terminal C. Tras esto, después de que la entrada en la
terminal J cae de "1" a "0" sin producir cambio alguno puesto que los cambios los produce
únicamente la terminal C, la terminal C sube de "0" a "1" sin producir todavía cambio alguno en la
salida, y permanece en "1" mientras el valor en la terminal K sube de "0" a "1". Esto prepara al
flip-flop para que cuando haya una transición negativa de "1" a "0" en la terminal C el flip-flop J-K
pase al estado Q=0 al tener J=0 y K=1 en sus terminales de entrada, que es precisamente lo que
ocurre al final del cuarto "pulso" en la terminalC. Tras esto, la entrada J es elevada de "0" a "1",
con lo cual ambas entradas J y K tienen el valor de "1", lo cual tiene como consecuencia directa
que cuando ocurran los siguientes dos "pulsos" en la señal de "reloj" C el flip-flop J-K no cambie
de estado.

Puesto que la salida en la terminal Q es simplemente el complemento(inverso lógico) de la salida

en la terminal Q, el aspecto del diagrama de tiempos mostrado por esta terminal será el
siguiente:
2. PROBLEMA: Con la ayuda de un analizador lógico, un técnico obtiene en la carátula del
analizador los siguientes diagramas de tiempo para un flip-flop J-K:

¿Qué tipo de flip-flop J-K es el que describen estos diagramas de tiempo? Explicar en detalle lo
que está sucediendo desde el principio hasta el final de los diagramas de tiempo.

Comparando los pulsos de entrada en la terminal de reloj C (clock) con lo que ocurre a la
salida Q del flip-flop, es obvio que las transiciones ocurren para este flip-flop cuando la señal de
reloj va de "0" a "1" en vez de ocurrir cuando va de "1" a "0". Este flip-flop J-K es por lo tanto uno
activado por las transiciones positivas (de "0" a "1") en la terminal de "reloj".

Al principio, la terminal J sube de "0" a "1". Pero como no es esta terminal la que produce las
transiciones, no ocurre nada. Tras esto, la señal de "reloj" sube de "0" a "1", y por estar las
entradas del flip-flop J-K puestas a J=1 y K=o cuando esto ocurre, el flip-flop que estaba en el
estado Q=0 pasa al estado Q=1, mientras que su salida complementaria que estaba en el
estado Q=1 pasa al estado Q=0. Una vez que esto ha ocurrido, la entrada J es bajada de "1" a "0"
y tras esto la entrada K es subida de "0" a "1", de modo tal que cuando la señal de "reloj" sube de
"0" a "1" estando puestas las entradas aJ=0 y K=1 en el siguiente ascenso positivo del pulso
posterior del "reloj" el estado Q=1 pasa a ser el estado Q=0, mientras que la salida
complementaria que estaba en el estado Q=0 pasa al estado Q=1. Posteriormente la señal en la
entrada K cae de "1" a "0" y vuelve a subir de "0" a "1", lo cual por sí solo no tiene efecto alguno
en el comportamiento del flip-flop, y al ocurrir la tercera transición positiva del pulso de reloj las
entradas están a los mismos valores J=0 y K=1que tenían en la transición anterior, de manera
que no se manifiesta cambio alguno. Entre el tercer y el cuarto pulso de reloj hay transiciones en
las terminales J y K que no producen cambio alguno, como era de esperarse. En la cuarta
transición positiva de la señal de reloj las terminales J y K están ambas al mismo valor de "1", y
se produce una transición de Q=1 a Q=0, repitiéndose los cambios que hacen que el flip-flip J-K
transite entre estados opuestos con cada transición positiva de la señal de reloj. Esto nos
confirma que el flip-flop J-K está construído con bloques NAND.

3. PROBLEMA: La siguiente configuración de flip-flops J-K recibe un tren simétrico de pulsos en

la terminal de entrada C del primer flip-flop J-K. Suponiendo que los flip-flops están
inicialmente en el estadoQ1Q2Q3=000, constrúyase un diagrama de tiempos y a partir del mismo
constrúyase una tabla de secuencias en el orden Q3Q2Q1.
¿Qué conclusiones se puede sacar de los resultados obtenidos?

Por tener "ceros" en sus dos entradas J y K, con un tren simétrico de pulsos en la entrada C el
primer flip-flop cambiará de estado de Q1=0a Q1=1 y otra vez de Q1=1 a Q1=0 cada vez que la
entrada caiga de "1" a "0". Puesto que la salida de Q1 es a su vez la entrada en la terminal C del
segundo flip-flop, el cual también tiene en sus dos entradas J=0 y K=0, este cambiará de estado
de Q2=0 a Q2=1 y otra vez de Q2=1 a Q2=0 cada vez que la salida de Q1 caiga de "1" a "0". Y una
situación similar aplica al tercer flip-flop. Así pues, el diagrama de tiempos para un tren
simétrico de pulsos en la terminal de entradaC empezando con el estado Q1Q2Q3=000 hasta
regresar al mismo estado será como se muestra a continuación:

Tomando en cuenta este diagrama de tiempos, la tabla de secuenciascorrespondiente es la que se

muestra a continuación:
Podemos observar de la tabla de secuencias que la configuración presentada es básicamente
un contador BINARIO . Tenemos así un circuito lógico que va contando hacia arriba en el
sistema de la numeración BINARIA , la cual fue introducida en el primer capítulo de este libro.
Es de esperarse, por lo tanto, que esta configuración tenga aplicaciones importantes en muchos
sistemas digitales (y así es, en efecto). Nótese que con tres flip-flops J-K se puede contar en
sistema BINARIO en una palabra de tres bits. Por regla general, se puede contar en sistema
binario en una palabra de n bits con n flip-flops J-K.

4. PROBLEMA: La siguiente configuración de flip-flops J-K recibe un tren simétrico de pulsos en

la terminal de entrada C del primer flip-flop J-K. Suponiendo que los flip-flops están
inicialmente en el estadoQ1Q2Q3=111, constrúyase un diagrama de tiempos y a partir del mismo
constrúyase una tabla de secuencias en el orden Q3Q2Q1.

¿Qué conclusiones se pueden sacar de los resultados obtenidos?

Este problema es muy parecido al problema anterior. Por tener "ceros" en sus dos entradas J y K,
con un tren simétrico de pulsos en la entrada C el primer flip-flop cambiará de estado
de Q1=0 a Q1=1 y otra vez de Q1=1 a Q1=0 cada vez que la entrada caiga de "1" a "0". Sin
embargo, es la salida complementaria Q1' del primer flip-flop la que está alimentando la
entrada C del segundo flip-flop. Por esta razón, el segundo flip-flop cambiará de estado
de Q2=0 a Q2=1 y otra vez de Q2=1 a Q2=0 cada vez que la salida de Q1 caiga de "1" a "0". Y una
situación similar aplica al tercer flip-flop. Así pues, el diagrama de tiempos para un tren
simétrico de pulsos en la terminal de entradaC empezando con el estado Q1Q2Q3=111 hasta
regresar al mismo estado será como se muestra a continuación:

Tomando en cuenta este diagrama de tiempos, la tabla de secuenciascorrespondiente es la que se

muestra a continuación: