Laboratorio #3

Asignaciones

1. Construya un bloque básico AND a partir de la conexión de un NAND y un NOT.

a. Presente el circuito CMOS de este nuevo bloque lógico.

b. Realice una simulación dinámica aplicando a su nuevo circuito las señales que producen

los generadores de función XFG1 y XFG2 de la figura 5. Presente el resultado de esta

simulación en el informe.

Se obtuvieron las siguientes graficas:

La respueta “Y” es la línea superior del circuito.

La entrada 1 kHz es la línea intermedia del circuito.

La entrada de 500 Hz es la línea inferior del circuito.

c. Presente la tabla de funcionamiento de la compuerta AND.

Hay cuatro posibles estados para la compuerta AND y solo tendrá respuesta de 1 lógico
cuando se tengan 1 lógicos en la entrada.

 A=1 B=1 Y=1

 A=1 B=0 Y=0

 A=0 B=1 Y=0

 A=0 B=0 Y=0

Tabla de la verdad:
2. Repita 1 pero construya ahora el bloque básico OR a partir de la conexión de un NOR

y un NOT.

Conexión CMOS:

Conexión CMOS con variable:

Grafica de conexión

Tabla de la verdad de la compuerta:

In a In b In c
0 0 0
0 1 1
1 0 1
1 1 1