jk de acarreo de éste.

Después de que se generen P y G, se crean los acarreos para cada posición

de bit. Algunas arquitecturas avanzadas de acarrerewq

rteteo anticipado son la cadena de acarreo de Mánchester, el sumador de oilklkhgfhsa posición

de bit (ambas entradas son 1) o es nulo en esa posición de bit (ambas entradas son 0). En la
mayoría de Carry orden 0 sumas extracion Sumadores anticipación al carry dcon
anticipación de acarreo

Para reducir el tiempo de cálculo, fueron creados los llamados sumadores con anticipación de
acarreo. Funcionan creando dos señales (P y G) para cada posición de bit, basándose en si un
acarreo se propaga a través de una posición de bit menos significativa (al menos una entrada es
un 1), generada en esa posición de bit (ambas entradas son 1) o es nulo en esa posición de bit
(ambas entradas son 0). En la mayoría de los casos, P es simplemente la suma de salida de un
semisumador y G es la salida de acarreo de éste. Después de que se generen P y G, se crean los
acarreos para cada posición de bit. Algunas arquitecturas avanzadas de acarreo anticipado son la
cadena de acarreo de Mánchester, el sumador de Brent-Kung y el sumador de Kogge-Stone.

Algunas otras arquitecturas de sumador de varios bits dividen el sumador en bloques. Es posible
variar la longitud de estos bloques basándose en el retardo de propagación de los circuitos para
optimizar el tiempo de cálculo. Estos sumadores basados en bloques incluyen el sumador de
salto de acarreo (o desvío de acarreo) que determinará los valores de P y G para cada bloque en
lugar de cada bit, y el sumador de selección de acarreo que genera previamente los valores de
suma y acarreo para cualquier posible acarreo de entrada al bloque, utilizando multiplexores para
seleccionar el resultado apropiado cuando se conoce el bit de acarreo.

Mediante la combinación de múltiples sumadores de acarreo anticipado, se pueden crear

sumadores más grandes, lo cual puede ser hecho en varios niveles. Otros diseños de sumadores
incluyen el sumador de selección de acarreo, el sumador de suma condicional, el sumador de
salto de acarreo y el sumador de acarreo completo.

Sumador completo

Un sumador completo suma números binarios junto con las cantidades de acarreo. Un sumador
completo de un bit añade tres bits, a menudo escritos como A, B y Cin siendo A y B son los sumandos y
Cin es el acarreo que proviene de la anterior etapa menos significativa. 1 El sumador completo suele ser
un componente de una cascada de sumadores, que suman 8, 16, 32, etc. números binarios de bits. El
circuito produce una salida de dos bits, al igual que el semisumador, denominadas acarreo de salida
(Cout) y suma S.
Un sumador completo se puede implementar de muchas maneras diferentes, tales como con un circuito
a transistores o compuesto de otras puertas. Un ejemplo de implementación es expresado con las
siguientes ecuaciones:

{ S = A ⊕ B ⊕ C i n C o u t = ( A ⋅ B ) + C i n ⋅ ( A ⊕ B ) {\displaystyle {\Biggl
\{}{\begin{array}{ll}S&=&A\oplus B\oplus C_{in}\\C_{out}&=&(A\cdot B)+C_{in}\cdot (A\oplus
B)\end{array}}} {\displaystyle {\Biggl \{}{\begin{array}{ll}S&=&A\oplus B\oplus
C_{in}\\C_{out}&=&(A\cdot B)+C_{in}\cdot (A\oplus B)\end{array}}}

En esta implementación, la puerta OR final antes del acarreo de salida puede ser reemplazada por una
puerta XOR sin alterar la lógica resultante. El uso de sólo dos tipos de compuertas es conveniente si el
circuito se está implementando usando circuitos integrados que contienen sólo un tipo de puerta.

Se puede construir un sumador completo a partir de dos semisumadores conectando las entradas A y B
a la entrada de un primer semisumador, conectando su salida de suma a una de las entradas del
segundo semisumador, conectando el acarreo de entrada Cin a la otra entrada y conectando los
acarreos de salida de los semisumadores a una puerta OR. La ruta crítica de un sumador completo
recorre ambas puertas XOR y hasta llegar a la salida S. Suponiendo que una puerta XOR tenga un retardo
D, el retardo total por el camino crítico de un sumador completo es igual a:

T S C = 2 × T X O R = 2 D {\displaystyle T_{SC}=2\times T_{XOR}=2D} {\displaystyle T_{SC}=2\times

T_{XOR}=2D}

En cambio, la ruta crítica para la señal de acarreo recorre una puerta XOR, una AND y otra OR. Si cada
una de estas puertas digitales presenta un retardo D, el retardo total es:

T S C = T X O R + T A N D + T O R = 3 D {\displaystyle T_{SC}=T_{XOR}+T_{AND}+T_{OR}=3D} {\displaystyle

T_{SC}=T_{XOR}+T_{AND}+T_{OR}=3D}

La tabla de verdad del sumador completo es la siguiente:

Entradas Salidas

A B Cin Cout S

0 0 0 0 1

0 0 1 0 1
0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

Sumadores que soportan varios bits

Sumador de acarreo serie de 4 bits, construido con 4 sumadores completos

Sumadores con propagación de acarreo

Un sumador con propagación de acarreo, tam