UNIVERSIDAD NACIONAL

DE PIURA
FACULTAD DE CIENCIAS

DEPARTAMENTO ACADEMICO DE
CIENCIAS
INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES

MODULO BASICO DE CIRCUITOS DIGITALES II

PIURA – PERÚ
2017
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

NOTA FINAL

___________

CURSO : …………………………………………………..
ALUMNO(A) : …………………………………………………..
…………………………………………………..
CODIGO : …………………………………………………..
FACULTAD : …………………………………………………..
SEMESTRE
ACADEMICO : ……………………………………………………

SEMANA: …………… DIA: …………….. HORA: ………

PROFESOR
TEORIA : …………………………………………………….
PROFESOR
PRACTICA : …………………………………………………….

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

CONTENIDO

PRESENTACIÓN

LABORATORIO I: REGISTROS BASICOS Y DETECTOR DE FLANCOS

LABORATORIO II: CIRCUITOS DE TIEMPO

LABORATORIO III: CONTADORES Y REGISTROS

LABORATORIO IV: CONVERTIDORES A/D Y D/A

LABORATORIO V: MEMORIAS

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

PRESENTACION

El avance tecnoloó gico praó cticamente se inicia con el invento del

transistor en los Laboratorios Bell que fue desarrollado por John
Bardeen, Walter H. Brattain, William Shockley (1947), dispositivo
que permite mediante determinados umbrales de excitacioó n
cambiar su estado de conexioó n y desconexioó n cuando este es
usado como interruptor. El desarrollo de compuertas loó gicas
permite entonces el nacimiento de la era digital. La necesidad de
poder almacenar informacioó n no era suficiente utilizando la loó gica
combinacional, utilizando para ello el primer circuito
multivibrador o biestable (en leó xico electroó nico flip-flop) por los
inventores americanos W. H. Eccles y F.W. Jordan (1919). El flip-
flop permitioó disenñ ar circuitos electroó nicos que podíóan tener dos
estados estables alternativamente, pudiendo representar asíó el “0”
como un estado y el otro con un “1”. Esto formo la base del
almacenamiento y proceso del BIT binario, y el posterior invento
de la memoria digital (Jay Forrester - 1949) estructura que
utilizan las actuales computadoras. El presente modulo de
laboratorio tiene como objetivo guiar al alumno en la
comprobacioó n de una manera praó ctica de la teoríóa impartida en
clase. El Laboratorio de Ingenieríóa Electroó nica y
Telecomunicaciones agradece a los involucrados en el desarrollo
del presente modulo y esta llano a recibir criticas sobre el
presente trabajo para su posterior revisioó n y mejora.

Los Autores

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

NOTA
PRACTICA DE LABORATORIO I

INTRODUCCION A LA LOGICA SECUENCIAL:

________
FLIP/FLOP

OBJETIVO
 Conocer el funcionamiento basico de un circuito flip-flop RS con compuertas NOR y
NAND.

FUNDAMENTO TEORICO

Flip-Flops
Un circuito flip-flop puede mantener un estado binario indefinidamente (siempre y cuando
se este suministrando potencia al circuito) hasta que se cambie por una senñ al de entrada
para cambiar estados. La principal diferencia entre varios tipos de flip-flops es el nuó mero
de entradas que poseen y la manera en la cual las entradas afectan el estado binario. Los
tipos de flip-flops maó s comunes se discuten a continuacioó n.

Circuito básico de un flip-flop

Un circuito flip-flop puede construirse con compuertas con dos compuertas NAND o dos
compuertas NOR. Estos circuitos se muestran a continuacioó n, cada uno con su diagrama
loó gico.

Cada circuito forma un flip-flop baó sico del cual se puede construir uno maó s complicado. La
conexioó n de acplamiento intercruzado de la salida de una compuerta a la entrada de la

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

otra contituye un camino de realimentacioó n. Por esta razoó n, los circuitos se clasifican como
circuitos secuenciales asíóncronos. Cada flip-flop tiene dos salidas, Q y Q’ y dos entradas S
(set) y R (reset). Este tipo de flip-flop se llama flip-flop RS acoplado directamente o
bloqueador SR (SR latch).

Para analizar la operacioó n del circuito de la figura siguiente, se debe recordar que la salida
de una compuerta NOR es 0 si cualquier entrada es 1 y que la salida es 1 solamente cuando
tadas las entradas sean 0. Como punto de partida asuó mase que la entrada de puesta a uno
(set) es 1 y que la entrada de puesta a cero (reset) sea 0. Como la compuerta 2 tiene una
entrada de 1, su salida Q’ debe ser 0, lo cual coloca ambas entradas de la compuerta 1 a 0
para tener la salida Q como 1. Cuando la entrada de puesta a uno (set) vuelva a 0, las
salidas permaneceraó n iguales ya que la salida Q permanece como 1, dejando una entrada
de la compuerta 2 en 1. Esto causa que la salida Q’ permanezca en 0 lo cual coloca ambas
entradas de la compuerta nuó mero 1 en 0 y asíó la salida Q es 1. De la misma manera es
posible demostrar que un 1 en la entrada de puesta a cero (reset) cambia la salida Q a 0 y
Q’ a 1. Cuando la entrada de puesta a cero (reset) cambia la salida Q a 0 y Q’ a 1. Cuando la
entrada de puesta a cero cambia a 0, las salidas no cambian.

Cuando se aplica un 1 a ambas entradas de puesta a uno y de puesta a cero ambas salidas
Q y Q’ van a 0. Esta condicioó n viola el hecho de que las salidas Q y Q’ son complementos
entre síó. En operacioó n normal esta condicioó n debe evitarse aseguraó ndose que no se aplique
un 1 a ambas entradas simultaó neamente.

A continuacioó n se muestra el circuito flip-flop baó sico NAND y su tabla de verdad

respectiva:

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

MATERIALES Y EQUIPOS
1 CI 7400

1 CI 7402

2 LEDs

2 Resistencias 220

1 Protoboard

1 Multíómetro

PROCEDIMIENTO

1. Implementar el circuito que se muestra en la figura:

2. Encontrar la tabla de verdad del circuito mostrado para todas las combinaciones
posibles y encontrar la condicioó n que debe evitarse para que Q=Q’.

3. Simular en Electronics Workbench el circuito flip-flop con dos compuertas NAND.

4. Implementar el circuito que se muestra en la figura:

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

5. Encontrar la tabla de verdad del circuito mostrado para todas las combinaciones
posibles y encontrar la condicioó n que debe evitarse para que Q=Q’.

6. Simular en Electronics Workbench el circuito flip-flop con dos compuertas NAND.

CUESTIONARIO

1. Simular en Electroó nicos Workbench cada tipo de flip-flop temporizado.

2. Implementar un circuito contador de 4 y 8 bits ascendente y descendente a la vez con

flip-flops tipo JK (utilizar C! 7473), que cuente en forma automaó tica o manual, realizar
la simulacioó n del circuito en EWB O Proteus y explicar su funcionamiento.

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

NOTA
PRACTICA DE LABORATORIO II

CIRCUITOS DE TIEMPO
________
OBJETIVO
 Conocer el funcionamiento del moó dulo temporizador 555.

FUNDAMENTO TEORICO

One-shots
Los one-shots son multivibradores monoestables, es decir, circuitos de almacenamiento
digital con un uó nico estado estable. Son llevados en forma temporal a un estado transitorio
mediante una transicioó n 0 a 1 o 1 a 0 en sus entradas y permanecen en dicho estado
durante un tiempo especificado por la constante de tiempo de una red RC en los pines del
paquete del dispositivo.

El módulo temporizador 555

El moó dulo temporizador 555 es un dispositivo de memoria que se utiliza en muchas
aplicaciones, pues se puede configurar para utilizarse como un one-shot o como un
multivibrador astable, u oscilante. El 555 contiene un latch SR, como muestra la figura 1.
Las entradas S y R del latch son controladas por las salidas de dos comparadores
analoó gicos C1 y C2. Una segunda entrada reset, R1, se puede controlar en forma directa. La
salida de cualquier comparador es 1 loó gico si su entrada superior tiene un voltaje mayor
que su entrada inferior. Una entrada de cada comparador se mantiene con un voltaje fijo
mediante un divisor de voltaje con tres resistencias. La entrada inferior del comparador C1
se mantiene en 2/3 Vcc, mientras que la entrada superior del comparador C2 estaó en 1/3
Vcc.

El latch se establece (Salida=1) aplicando una senñ al 1 loó gica al disparador. Esta senñ al se
invierte a 0 loó gico antes de entrar al comparador C2, haciendo que el voltaje en la entrada
inferior sea menor que el valor 1/3 Vcc en la entrada superior, lo que hace que el
comparador C2 aplique un 1 loó gico a la entrada S del latch. El latch C1 se restablece
llevando la entrada líómite a un voltaje mayor que 2/3 Vcc, lo que hace que el comparador C1
aplique un 1 loó gico a la entrada R del latch. Como en cualquier latch SR, hay que tener
cuidado y no permitir que sea S=R=1.

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

Figura 1: Moó dulo 555 (temporizador de precisioó n).

Funcionamiento astable
El funcionamiento astable se logra haciendo que el 555 se dispare a síó mismo; es decir,
cambiando en forma alternada las entradas de disparo y de líómite mediante un circuito RC,
como se muestra en la figura 2. La frecuencia de oscilacioó n es una funcioó n de las
resistencias RA y RB y del capacitor C, y se calcula como sigue. El tiempo que tarda el
capacitor en cargarse a traveó s de RA y RB, y con ello el tiempo durante el cual la salida es 1
es igual a

t H  0.693( R A  R B )(C ) ... (1)

De manera anaó loga, el tiempo que tarda en descargarse el capacitor determina el tiempo
durante el cual la salida es 0 y estaó dado por

t L  0.693( R B )(C ) ... (2)

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

Al combinar las ecuaciones 1 y 2 obtenemos el periodo de oscilacioó n T como

T  tH  tL
.... (3)
T  0.693( R A  2 R B )(C )

La frecuencia de oscilacioó n f es simplemente el inverso del periodo T definido en la

ecuacioó n 3, que es

1.44
f  ... (4)
( R A  2 RB )(C )

Figura 2: Moó dulo temporizador 555, configurado para el funcionamiento astable.

Por ejemplo, para obtener f=45Hz, hay que elegir los siguientes valores para los
componentes:

RA=100k

RB=100k

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

C=3.125uF

Para los que conocen de circuitos analoó gicos, el dispositivo funciona como sigue. Cuando la
salida es 1, Q’=0 y el transistor Q1 se apaga; es decir, se comporta como un circuito abierto.
Esto hace que el capacitor C se carga a traveó s de las resistencias RA y RB hasta que el voltaje
en los pines Disparador/Límite sea lo bastante alto como para que S=0 y R=1. Esto
reestablee (reset) el latch, haciendo que la salida sea 0 y Q’=1. En esta condicioó n el
transistor Q1 se enciende; es decir, se comporta como un circuito cerrado, lo que provoca
que el capacitor C se descargue a traveó s de RB y Q1 hasta que el voltaje en los pines
Disparador/Limite sea lo bastante bajo como para que los comparadores produzcan R=0 y
S=1, estableciendo el latch. Esta operacioó n continuó a de manera indefinida.

MATERIALES Y EQUIPOS

1 CI 555

2 Resistencias 100k

1 Resistencias 3k

1 Potencioó metro 100k

1 Capacitor 3.3uF

1 Capacitor 0.01uF

1 Multíómetro

1 Protoboard

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

PROCEDIMIENTO

7. Implementar el circuito que se muestra en la figura 2 con los siguientes valores:

RA=100k

RB=100k

C=3.3uF

8. Observar en el osciloscopio que ocurre en la salida del CI 555 (pin 3). Medir la
amplitud y la frecuencia de la onda.

9. Sustituir la resistencia RA por un potencioó metro de 100k.

10. Variar la resistencia del potencioó metro de 20k en 20k y anotar los resultados de
amplitud y frecuencia para cada caso en la tabla 1.

Resistencia
Frecuencia
Tabla 1

11. Implementar un flip-flop JK temporizado utilizando como reloj un CI 555.

CUESTIONARIO
3. Simular en Electronics Workbench cada uno de los circuitos.

4. Implementar un flip-flop D. y un flip-flop T.

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

NOTA
PRACTICA DE LABORATORIO III

REGISTROS DE CORRIMIENTO
________
OBJETIVO
 Investigar los moó dulos loó gicos secuenciales, en donde se combinan los elementos
loó gicos combinatorios con los latches y flip-flops.

FUNDAMENTO TEORICO

Registros de corrimiento
Un registro de corrimiento es un moó dulo loó gico secuencial construido con flip-flops que
controla las posiciones de los bits de datos binarios, recorriendo los bits a la izquierda o a
la derecha. La figura 1 muestra un registro de corrimiento tíópico. El registro de corrimiento
de n bits de la figura 1a utiliza n bits de datos binarios y se construye con un flip-flop
maestro-esclavo. Cada flip-flop maestro- esclavo forma una celda del registro de
corrimiento. Cada celda tiene un latch maestro y un latch esclavo, y contiene 1 bit de dato
binario. El pulso de control de corrimiento para el registro es por lo general bajo y
experimenta una raó pida transicioó n bajo-alto-bajo (0 a 1 a 0) para desplazar, o recorrer, el
dato binario una posicioó n a la derecha. Los bits de datos binarios residen normalmente en
los latches esclavos. En la transicioó n positiva (0 a 1) del pulso de control de corrimiento, se
transfieren los datos del latch esclavo de cada celda al latch maestro de la siguiente celda
hacia la derecha. Observese que, en este momento, los datos de una celda son su valor
antiguo (el valor de la salida binaria antes del pulso de corrimiento), que reside en el latch
esclavo, y su nuevo valor (el valor de la salida binaria al terminar el pulso de corrimiento),
que reside en su latch maestro. En la transicioó n negativa (1 a 0) del pulso de control de
corrimiento, se transfiere el latch maestro de cada celda a su esclavo, dando un nuevo
valor a su terminal de salida. Asíó, despueó s de las dos transiciones del pulso de control de
corrimiento, el bit binario de la celda Xi ha sido transferido a la celda Xi-1. En otras palabras,
el nuó mero binario en el registro de corrimiento ha sido transferido una posicioó n a la
derecha. En consecuencia, decimos que eó ste es un registro de corrimiento de entrada

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

serial, de salida serial. En la figura 1a hemos rotulado las terminales de entrada serial y de
salida serial.

La figura 1b ilustra una implantacioó n del registro de corrimiento de entrada serial, e salida
serial, con flip-flop SR disparados por transicioó n. Observe el síómbolo loó gico para el flip-flop.
El reloj se rotula como CK. El triaó ngulo denota que es una entrada disparada por
transicioó n, y la burbuja al frente india que es sensible a una transicioó n negativa (1 a 0). Asíó
este es un flip-flop SR disparado por transicioó n negativa. El pulso de control de corrimiento
(llamado shift) es invertido por la compuerta NOT y aplicado a todas las entradas CK en
forma simultaó nea. Estos flip-flops cambian al mismo tiempo cuando shift pasa de bajo a
alto (0 a 1). En esta transicioó n, los datos del flip-flop Xi se transfieren al flip-flop Xi-1. En
consecuencia, esta configuracioó n realiza la misma funcioó n de entrada serial, salida serial
del registro en la figura 1a.

Figura 1: Registro de corrimiento de entrada serial, salida serial. (a) Registro de

corrimiento con celdas maestro-esclavo. (b) Registro de corrimiento con flip-flop SR
disparados por transicioó n.

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

MATERIALES Y EQUIPOS

4 CI 7476 u otro flip-flop JK

1 CI 555

1 Resistencias 100k

1 Potenciómetro 100k

1 Capacitor 3.3uF

1 Capacitor 0.01uF

1 Multímetro

1 Protoboard

PROCEDIMIENTO

12. Implementar un generador de onda cuadrada con el CI 555.

13. Implementar un circuito de corrimiento de 4 bits utilizando los flip-flops JK. Observar
en el osciloscopio las ondas de salida y de entrada.

14. Implementar un circuito contador de rizo de 4 y 8 bits utilizando los flip-flops JK.
Observar los resultados.

CUESTIONARIO
5. Simular en Electronics Workbench el circuito de corrimiento de 8 bits y el contador de
rizo de 8 bits.

6. Explicar el funcionamiento del CI 74164 y el CI 74160 con su respectiva tabla de

verdad.

7. Basado en el CI 74164 disenñ ar en WB un circuito de entrada serie y salida en paralelo.

CIRCUITOS DIGITALES II 15
LABORATORIO DE INGENIERIÍA DAC – FC – UNP
ELECTROÍ NICA Y TELECOMUNICACIONES

8. Utilizando el CI 74160 disenñ ar en WB un contador de 0 a 100.

CIRCUITOS DIGITALES II 15