Diseño Digital

INSTITUTO POLITCNICO NACIONAL
SECRETARA ACADMICA
DIRECCIN DE EDUCACIN SUPERIOR
PROGRAMA SINTTICO
UNIDAD ACADMICA: UNIDAD PROFESIONAL INTERDISCIPLINARIA EN INGENIERA Y TECNOLOGAS
AVANZADAS
PROGRAMA Ingeniera Telemtica
ACADMICO:
UNIDAD DE APRENDIZAJE: Diseo Digital NIVEL: I
OBJETIVO GENERAL:
Implementar diseos digitales de circuitos y sistemas para dar solucin a problemas reales de Ingeniera
Telemtica, empleando los dispositivos lgicos programables y los lenguajes descriptivos de hardware.
CONTENIDOS:
I. Elementos de Diseo Digital
II. Diseo de circuitos combinacionales.
III. Diseo de circuitos secuenciales
IV. Diseo de mquinas de estado finito
ORIENTACIN DIDCTICA:
Para el proceso de enseanza-aprendizaje se utilizarn los mtodos y tcnicas siguientes: Mtodo expositivo,
Aprendizaje basado en proyectos, Aprendizaje basado en problemas y Trabajo colaborativo. En el primero se
realiza exposicin oral, utilizando material didctico impreso, electrnico y prototipos, para que los estudiantes
lleven a cabo la simulacin e implementacin de sus diseos en los dispositivos programables, que conformarn
las evidencias de sus aprendizajes. Con las siguientes dos tcnicas, se desarrollarn proyectos para dar solucin
a problemas planteados por uno o ms profesores, se evaluar la defensa oral y presentacin fsica de la solucin
al proyecto o problema junto con un reporte escrito. La ltima estrategia se permea con las tres anteriores, desde
el momento en que se forman los equipos de trabajo y se evale su desempeo en las actividades realizadas.
Como actividad adicional, los alumnos realizarn autoevaluaciones y coevaluciones contrastndose con el objetivo
general.
EVALUACIN Y ACREDITACIN:
Para la evaluacin de la unidad de aprendizaje se considera:
Evaluacin exploratoria de los conceptos vistos en clase y en laboratorio. Prcticas de laboratorio con los
circuitos funcionando. Proyectos funcionando. Problemas y Tareas de investigacin solucionados. Reportes
escritos, defensa oral y circuitos o prototipos funcionando.
Para acreditar la unidad de aprendizaje por competencia demostrada con la autorizacin de la Academia de
Electrnica:
Realizar una evaluacin exploratoria, donde se evale lo expuesto en las unidades temticas I a IV.
Realizar y mostrar funcionando 5 prcticas de laboratorio o ms, dadas por la Academia de Electrnica.
Realizar un proyecto de la Unidad de aprendizaje y solucionar dos Tareas de investigacin o problemas
dedicados dados por la Academia de Electrnica.
La Subdireccin Acadmica y en conjunto con la Academia de Electrnica determinarn la equivalencia de la

competencia con otras unidades de aprendizaje, tanto de unidades acadmicas de IPN como externas.
BIBLIOGRAFA:
Brown S., Vranesic Z., Fundamentals of Digital Logic with VHDL Design with CD-ROM, Ed. Mcgraw Hill, 3a
edicin, 2008. pgs. 939, ISBN 9780077221430.
Morris Mano M., Digital design, Ed. Pearson Prentice Hall, 4a edicin, 2007, pgs. 608, ISBN: 9780131989245.
Pardo F., Boluda J. A., VHDL, lenguajes para sntesis y modelado de circuitos, Ed. Alfaomega Ra Ma, 2a
edicin, 2004, pgs. 251, ISBN 970-15-1017-8.
Prez S. A, Soto E., Fernndez S., Diseo de Sistemas Digitales con VHDL, Ed. Thomson, 2002, pgs. 353,
ISBN 84-9732-081-6.
Wakerly John F., Digital design: principles and practices , Ed. Pearson Prentice Hall, 4a edicin, 2007, pgs.
802, ISBN 9780132016117.
SECRETARA ACADMICA
UNIDAD ACADMICA: UNIDAD PROFESIONAL UNIDAD DE APRENDIZAJE: Diseo Digital

INTERDISCIPLINARIA EN INGENIERA Y
TECNOLOGAS AVANZADAS. TIPO DE UNIDAD DE APRENDIZAJE:
1. Terico prctica.
PROGRAMA ACADMICO: Ingeniera Telemtica 2. Obligatoria.
PROFESIONAL ASOCIADO: Profesional Asociado VIGENCIA: Enero 2010

en Telemtica.
NIVEL: I
REA FORMATIVA: Cientfica bsica.
CRDITOS: 6.0 TEPIC 4.35 SATCA
MODALIDAD: Presencial
PROPSITO GENERAL
Utilizando un Lenguaje Descriptivo de Hardware (HDL) y dispositivos programables (FPGA o CPLD), disear e
implementar soluciones a problemas en Ingeniera Telemtica empleando estas tecnologas. Durante las
actividades de aprendizaje se fomenta el trabajo colaborativo, creatividad y diversidad de roles en el desarrollo
de las aplicaciones. Esta UAp se relaciona con: Arquitectura de computadoras, Dispositivos Programables,
Electrnica, Transmisin de datos.
OBJETIVO GENERAL
Implementar diseos digitales de circuitos y sistemas para dar solucin a problemas reales de Ingeniera
Telemtica, empleando los dispositivos lgicos programables y los lenguajes descriptivos de hardware.
TIEMPOS ASIGNADOS UNIDAD DE APRENDIZAJE AUTORIZADO POR: Comisin

REDISEADA: Diseo Digital de Programas Acadmicos del
HORAS TEORA/SEMANA: 1.5 POR: Academia de Electrnica. Consejo General Consultivo del
REVISADA POR: Subdireccin Acadmica IPN.
APROBADA POR:
HORAS PRCTICA/SEMANA:3.0 Consejo Tcnico Consultivo Escolar.
HORAS TEORA/SEMESTRE:27
HORAS PRCTICA/SEMESTRE:54
HORAS TOTALES/SEMESTRE:81
Ing. Rodrigo de Jess Serrano
Domnguez
Secretario Tcnico de la
M. en C. Arod Rafael Carvallo Domnguez Comisin de Programas
Presidente del CTCE. Acadmicos.
SECRETARA ACADMICA
UNIDAD DE APRENDIZAJE: Diseo Digital. HOJA: 3 DE 13
N UNIDAD TEMTICA: I NOMBRE: Elementos de Diseo Digital
COMPETENCIA ESPECFICA
Utiliza los sistemas numricos, los componentes digitales y los fundamentos del lenguaje de descripcin de hardware.
HORAS TAA
HORAS AD
Actividades de
Actividades
No. CONTENIDOS Aprendizaje CLAVE
de docencia BIBLIOGRFICA
Autnomo
T P T P
1.1 Introduccin a los sistemas digitales. 1.0 1.0 1.0
1.1.1 Componentes electrnicos bsicos (resistencia, capacitor, 1C, 2B, 3B
led, transistor).
1.1.2 Elementos y descripcin de un sistema digital.
1.1.3 Sistemas numricos y cdigos (BCD, GRAY, ASCII)
1.2 Compuertas bsicas de 2 y 3 entradas 0.5 1.0

1.2.1 And, or, not, xor, xnor, buffer, nand, nor.
1.3 lgebra de Boole y funciones booleanas. 1.0 1.0

1.3.1 Operadores lgicos, teoremas y postulados.
1.3.2 Suma de productos (min), producto de sumas (max)
1.4 Dispositivos programables. 1.0 1.0

1.4.1 Generalidades de GAL, CPLD, FPGA.
1.5 Introduccin al HDL. 1.0 4.0 1.0 3.0

1.5.1 Introduccin al VHDL: Tipos de datos, Palabras reservadas,
entidad y arquitectura.
1.5.2 Introduccin al Verilog: Tipos de datos, palabras
reservadas, mdulos.
1.5.3 Descripcin funcional, flujo de datos y estructural.
1.5.4 Ambientes de desarrollo y los simuladores.
Subtotales por Unidad temtica: 4.5 4.0 5.0 4.0
ESTRATEGIAS DE APRENDIZAJE
Investigar y reportar la informacin de los temas solicitados en la unidad temtica.
Discusin y conclusin en forma grupal de los conceptos vistos en la unidad temtica.
Desarroll de prcticas utilizando una tarjeta de desarrollo con FPGA o CPLD.
Desarrollo de un proyecto integrador (junto con otras asignaturas) o proyecto slo de la unidad de aprendizaje.
Resolucin de ejercicios prcticos de sistemas numricos, cdigos, compuertas, funciones booleanas y HDL, por
medio del trabajo colaborativo y dinmicas dentro y fuera del aula.
EVALUACIN DE LOS APRENDIZAJES

25% Realizacin de las prcticas de laboratorio: Prereporte (conceptos y clculos de los circuitos), Trabajo de
laboratorio (revisin de los circuitos funcionando), Reporte (introduccin, desarrollo, conclusiones individuales y
bibliografa).
25% Realizacin del proyecto parcial o avance del proyecto semestral que involucre: Reporte escrito con los puntos
solicitados en el formato, Defensa del proyecto, Prototipo funcionando.
25% Tareas de investigacin y dinmicas de grupo.
25% Evaluacin exploratoria de conceptos de los temas involucrados.
SECRETARA ACADMICA
N UNIDAD TEMTICA: II NOMBRE: Diseo de circuitos combinacionales.
Aplica los mtodos de minimizacin en la simplificacin de funciones de circuitos combinacionales y se implementan

en FPGA o CPLD utilizando los lenguajes descriptivos de hardware HDL.
HORAS TAA
HORAS AD
Actividades de
Actividades
Autnomo
T P T P
2.1 Mtodos de minimizacin. 0.5 1.0
2.1.1 Mapas de Karnaugh de 3, 4 y 5 variables. 7B, 8B, 9C
2.1.2 Quine McCluskey
2.2 Riesgos en el tiempo (estticos y dinmicos). 0.5 1.0 0.5 1.0
2.3 Comparador de magnitud (4 y 8 bits), su implementacin 0.5 0.5 1.5

con HDL y su simulacin.
2.4 Codificadores y decodificadores, su implementacin con 0.5 0.5 1.5

HDL y su simulacin.
2.5 Multiplexores y demultiplexores, su implementacin con 0.5 0.5 1.5

HDL y su simulacin.
2.6 Circuitos aritmticos y lgicos, su implementacin con HDL 0.5 2.0 0.5 3.0
y su simulacin.
2.6.1 Sumador, restador, multiplicador y divisor.
2.6.2 Unidad lgica aritmtica (ALU).
2.7 Simulacin y sntesis de ejemplos prcticos de circuitos 4.5

combinacionales digitales para telemtica, empleando una
tarjeta de desarrollo con FPGA o CPLD.
Subtotales por Unidad temtica: 3.0 3.0 3.5 13.0
Desarroll de prcticas utilizando una tarjeta de desarrollo con FPGA o CPLD y componentes discretos.
Resolucin de ejercicios prcticos de mtodos de minimizacin, sistemas combinacionales (comparadores, ALU, etc.)
y HDL, por medio del trabajo colaborativo y dinmicas dentro y fuera del aula.

bibliografa).
SECRETARA ACADMICA
N UNIDAD TEMTICA: III NOMBRE: Diseo de circuitos secuenciales.
Implementa circuitos secuenciales en FPGA o CPLD utilizando HDL.
HORAS TAA
HORAS AD
Actividades de
Actividades
Autnomo
T P T P
3.1 Conceptos de circuitos digitales secuenciales. 0.5 4B, 5C, 6B
3.2 Circuitos de temporizacin (Oscilador a cristal y circuitos 0.5 1.5 1.0 1.5
integrados) y manejo del osciloscopio digital.
3.3 Flip-flops y registros. 0.5 1.0 1.0 1.5

3.3.1 Funcionamiento y caractersticas del Latch y Flipflops
(SR, JK, T, D).
3.3.2 Implementacin y simulacin de latchs, flipflops y registros
con HDL.
3.4 Implementacin y simulacin de una memoria RAM y una 0.5 1.0 1.5
memoria ROM con HDL.
3.5 Contadores con HDL (Sncronos y asncronos, de anillo, 0.5 3.0

Johnson, ascendente-descendente, de inicio programado,
mdulo fijo y variable), y su simulacin.
3.6 Simulacin y sntesis de registros de corrimiento con HDL 0.5 1.0 3.0
(PIPO, SISO, SIPO, PISO, Universal).
3.7 Circuitos CRC, simulacin e implementacin en HDL. 1.0 3.0

Subtotales por Unidad temtica*: 3.0 2.5 5.0 13.5
Resolucin de ejercicios prcticos utilizando HDL de sistemas secuenciales (registros, contadores, etc.), por medio del
trabajo colaborativo y dinmicas dentro y fuera del aula.

bibliografa).
SECRETARA ACADMICA
N UNIDAD TEMTICA: IV NOMBRE: Diseo de mquinas de estado finito.
Implementa las mquinas de estado finito en un FPGA o CPLD utilizando HDL y un editor de estados.
HORAS TAA
HORAS AD
Actividades de
Actividades
Autnomo
T P T P
4.1 Conceptos de las mquinas de estado finito (FSM). 0.5 1C, 10C, 11B
4.2 Diseo, sntesis y simulacin de mquinas de estado finito 0.5 1.0 1.0 5.0
con HDL.
4.2.1 Mquinas de Mealy.
4.2.2 Mquinas de Moore.
4.2.3 Mquinas mixtas.
4.3 Desarrollo de aplicaciones prcticas de ingeniera 1.0 3.0

telemtica en FPGA o CPLD.
4.4 Uso de un editor de FSM. 2.0 3.0
Subtotales por Unidad temtica*: 1.0 3.0 2.0 11.0
Resolucin de ejercicios prcticos de las mquinas de estado finito empleando tanto los editores de FSM como el
HDL, por medio del trabajo colaborativo y dinmicas dentro y fuera del aula.

bibliografa).
25% Realizacin del proyecto parcial o entrega del proyecto semestral que involucre: Reporte escrito con los puntos
SECRETARA ACADMICA
UNIDAD DE APRENDIZAJE: Diseo digital HOJA: 7 DE 13
RELACIN DE PRCTICAS
PRCTICA No. NOMBRE DE LA PRCTICA UNIDADES DURACIN LUGAR DE REALIZACIN

TEMTICAS
1 Tarjetas de desarrollo y componentes. I 2 Laboratorio de Digitales
Objetivo: Introduccin de los
elementos fsicos a trabajar.
Descripcin: Conocer los
componentes electrnicos y los
dispositivos programables discretos y
en una tarjeta de desarrollo,
implementando un ejemplo sencillo
con HDL.
2 Compuertas bsicas y funciones. I 6 Laboratorio de Digitales

Objetivo: Simulacin e implementacin
de compuertas bsicas de 2 y 3
entradas, y funciones booleanas tanto
con VHDL como con Verilog.
Descripcin: utilizando la descripcin
funcional y flujo de datos utilizar el
software para simular e implementar
funciones lgicas y las compuertas, en
un CPLD discreto o un FPGA en
tarjeta de desarrollo.
3 Riesgos en el tiempo. II 2 Laboratorio de Digitales

Objetivo: Observar y medir los tiempos
de respuesta de una seal digital.
Descripcin: Utilizando un analizador
de estados lgicos o un osciloscopio
digital, medir las seales que se
generan en la tarjeta de desarrollo.
SECRETARA ACADMICA
RELACIN DE PRCTICAS

TEMTICAS
4 Circuitos combinacionales: II 4.5 Laboratorio de Digitales

Comparador de magnitud, codificador,
decodificador, multiplexor y
demultiplexor.
Objetivo: Implementar y probar el
funcionamiento de forma fsica y en el
simulador de por lo menos un
comparador de magnitud de 4 bits (o
ms), un codificador, un decodificador,
un multiplexor y un demultiplexor.
Descripcin: Escribir y probar los
cdigos en HDL de un comparador de
magnitud, un codificador, un
decodificador, un multiplexor y un
demultiplexor, tanto en el simulador
como en un CPLD discreto o un FPGA
en tarjeta de desarrollo.
5 Circuitos aritmticos (+,-,*,/) y lgicos. II 5.0 Laboratorio de Digitales

Objetivo: Implementar y probar un
sumador, un restador, un multiplicador
y un divisor digital, con salida binaria y
a display (7-seg o LCD) y la realizacin
de una ALU de 4 bits.
Descripcin: Escribir y probar los
cdigos de los circuitos aritmticos y
lgicos para implementarlos en un
CPLD discreto o un FPGA en tarjeta
de desarrollo, utilizando por lo menos
4 bits.
6 Ejemplos prcticos de circuitos II 4.5 Laboratorio de Digitales

combinacionales para telemtica con
la tarjeta de desarrollo.
Objetivo: Implementar, simular y
probar circuitos combinacionales
prcticos para telemtica.
Descripcin: Con los mux y demux,
implementar un conmutador; con los
codificadores y decodificadores
implementar un sistema de
comunicacin; con elementos lgicos
crear un generador de bit de paridad;
etc. todo basado en un CPLD discreto
o un FPGA en tarjeta de desarrollo.
SECRETARA ACADMICA
SECRETARA ACADMICA
RELACIN DE PRCTICAS

TEMTICAS
7 Temporizadores y osciloscipio. III 3.0 Laboratorio de Digitales

Objetivo: Medir en el osciloscopio
digital el reloj de la tarjeta de desarrollo
y de circuitos discretos e integrados.
Descripcin: Armar y medir los
circuitos para generar la seal de reloj
que utiliza un dispositivo digital.
8 Flip-flops, registros, RAM y ROM. III 4.0 Laboratorio de Digitales

Objetivo: Implementar y probar
fsicamente y en el simulador, los Flip
flops: SR, JK, T, D, los registros y las
memorias RAM y ROM.
Descripcin: Escribir y simular los
cdigos de los FF, los registros, las
memorias RAM y ROM en HDL para
implementarlos en un CPLD discreto o
un FPGA en tarjeta de desarrollo.
9 Contadores. III 3.0 Laboratorio de Digitales

Objetivo: Implementar y probar los
contadores.
cdigos de los contadores (anillo,
Johnson, ascendente-descendente,
de inicio programado, mdulo fijo y
variable), en HDL para implementarlos
en un CPLD o un FPGA.
10 Registros de corrimiento. III 3.0 Laboratorio de Digitales

Objetivo: Implementar y probar los
registros de corrimiento (PIPO, SISO,
SIPO, PISO, Universal).
registros de corrimiento, en HDL para
implementarlos en un CPLD o un
FPGA.
SECRETARA ACADMICA
RELACIN DE PRCTICAS

TEMTICAS
11 CRC. III 3.0 Laboratorio de Digitales

Objetivo: Implementar en un CPLD o
FPGA utilizando HDL un circuito de
verificacin de redundancia cclica.
Descripcin: Escribir y simular un CRC
en HDL para implementarlos en un
CPLD discreto o un FPGA en tarjeta
de desarrollo.
12 Diseo, sntesis y simulacin FSM IV 6.0 Laboratorio de Digitales

(mealy, moore y mixta).
Objetivo: Implementar los tres tipos de
mquinas de estado finito en la tarjeta
con CPLD o FPGA.
Descripcin: Utilizando la descripcin
por listado, escribir las estructuras de
las mquinas de estado finito.
13 Aplicaciones. IV 3.0 Laboratorio de Digitales

Objetivo: Implementar algunas
aplicaciones de telemtica utilizando
las mquinas de estado finito.
Descripcin: Realizar aplicaciones de
telemtica utilizando las mquinas de
estado finito.
14 Editor de FSM. IV 5.0 Laboratorio de Digitales

Objetivo: Aprender a utilizar el editor
de mquinas de estado finito de la
marca de la tarjeta.
Descripcin: Realizar los diseos de
las mquinas de Mealy, Moore y Mixta
en el editor de mquinas de estado
finito.
EVALUACIN Y ACREDITACIN:
Las prcticas sern evaluadas a travs de la entrega de los circuitos funcionando dentro del trabajo de
laboratorio, los reportes escritos deben contener introduccin, desarrollo, conclusiones individuales y
bibliografa, y los prereportes escritos deben contener conceptos, cdigos y clculos de los circuitos a realizar.
La evaluacin de las prcticas de laboratorio corresponde al 25% del total de la calificacin, siendo requisito
necesario aprobar el laboratorio para poder tener derecho al examen diagnstico y por ende acreditar la unidad
de aprendizaje.
SECRETARA ACADMICA
UNIDAD DE APRENDIZAJE: Diseo Digital HOJA: 11 DE 13
PROCEDIMIENTO DE EVALUACIN
Para la evaluacin de la unidad de aprendizaje se considera:
Evaluacin de conceptos vistos en clase y en laboratorio. Prcticas de laboratorio con los circuitos funcionando.
Proyectos funcionando. Problemas y tareas de investigacin solucionados. Reportes escritos, defensa oral y
circuitos o prototipos funcionando.
Con la previa autorizacin de la Academia de Electrnica, esta unidad de aprendizaje puede acreditarse tambin
por competencia demostrada presentando, dentro de las primeras tres semanas de iniciado el curso: (a) una
evaluacin de conceptos de las unidades temticas I a la IV, (b) implementar 5 prcticas de laboratorio o ms
que abarquen los temas listados abajo, (c) realizacin de un proyecto y dos tareas o problemas dedicados. En
los incisos (b) y (c) se presentarn fsicamente sus diseos (en tarjeta con CPLD o FPGA programados con HDL
y componentes discretos necesarios), reporte escrito (los cdigos en HDL: VHDL o Verilog, con sus
comentarios), y defensa oral, conteniendo los temas siguientes:
I.- Funciones lgicas, uso del ambiente de desarrollo y manejo del simulador.
II.- Circuitos combinacionales de por lo menos 4 bits como son comparadores, codificadores, decodificadores,
multiplexores y ALU.
III.- Construccin de 2 o ms generadores de seal de reloj, flip-flops JK y D, memoria RAM y ROM, contador
ascendente-descentente sncrono con carga en paralelo, reset y hold, registro universal y un CRC.
IV.- Implementacin de una mquina de Mealy y una mquina de Moore para solucionar dos problemas del rea
de telemtica. Tambin es posible implementar en esta unidad temtica algunas aplicaciones industriales o
comerciales para el rea telemtica.
Los porcentajes a cubrir por unidad temtica para valorar el 100% de la unidad de aprendizaje son:
Unidad Temtica I 15%
Unidad Temtica II 25%
Unidad Temtica III 30%
Unidad Temtica IV 30%
Se deben de presentar y defender todos los diseos para alcanzar por lo menos un 80% de la unidad de
aprendizaje.
Para acreditar la UAp en un examen extraordinario o en un examen a ttulo de suficiencia ETS, realizar: (a) una
evaluacin de conceptos de las unidades temticas I a la IV, (b) dos tareas o problemas presentando
fsicamente sus diseos (en tarjeta con CPLD o FPGA programados con HDL y componentes discretos
necesarios), reporte escrito (los cdigos en HDL: VHDL o Verilog, con sus comentarios), y defensa oral, que
abarquen los temas de esta UAp. Las ponderaciones para cada inciso son: (a) 50%, (b) 50%.
La Subdireccin Acadmica en conjunto con la Academia de Informtica determinar la equivalencia de la

competencia con otras unidades de aprendizaje de tanto de unidades acadmicas de IPN como externas.
Para acreditar esta UAp por saber demostrado el alumno presentar un examen de conocimientos y el
desarrollo de las prcticas.
Tambin con previa autorizacin y equivalencia de la competencia por parte de la Subdireccin Acadmica y de
la Academia de electrnica, se puede cursar y acreditar en otras unidades acadmicas del IPN, nacionales o
extranjeras de acuerdo al Programa de Movilidad del Plan de estudios aprobado y convenios que existan.
SECRETARA ACADMICA
UNIDAD DE APRENDIZAJE: Diseo Digital HOJA: 12 DE 13
CLAVE B C BIBLIOGRAFA
1 X Botros Nazeih M., HDL Programming Fundamentals: VHDL and Verilog,
Da Vinci Engineering Press, USA 2006, 506 pages, ISBN 1-58450-855-8.
2 X Brown S., Vranesic Z., Fundamentals of Digital Logic with VHDL Design
with CD-ROM, Ed. Mcgraw Hill, 3a edicin, 2008. 939 pages, ISBN
9780077221430
3 X Floyd T. L., Fundamentos de Sistemas Digitales, Ed. Pearson, 9.

Edicin, 2006, 1024 pgs.
4 X Morris Mano M., Digital design, Ed. Pearson Prentice Hall, 4a edicin,
2007, 608 pginas, ISBN: 9780131989245.
5 X Pardo F., Boluda J. A., VHDL, lenguajes para sntesis y modelado de

circuitos, Ed. Alfaomega Ra Ma, 2a edicin, 2004, 251 pgs, ISBN 970-
15-1017-8.
6 X Prez S. A., Soto E., Fernndez S., Diseo de Sistemas Digitales con
VHDL, Ed. Thomson, 2002, 353 pgs, ISBN 84-9732-081-6.
7 X Tocci R. J., Widmer N. S., Moss G. L., Sistemas Digitales: principios y

aplicaciones, Ed. Prentice Hall, dcima edicin, 2007, 968 pgs.
8 X Wakerly John F., Digital design: principles and practices, Ed. Pearson
Prentice Hall, 4a edicin, 2007, 802 pgs. ISBN 9780132016117.
9 X The VHDL cookbook, Peter J. Ashenden, http://tams-www.informatik.uni-

hamburg.de/vhdl/doc/cookbook/VHDL-Cookbook.pdf , consultado Ene-
2010.
10 X VHDL Learn by example (y otros tpicos), varios autores y varias pginas

www, http://esd.cs.ucr.edu/labs/tutorial/ , consultado Ene-2010.
11 X Software de desarrollo, varias compaas, (ISE) www.xilinx.com,

(QuartusII) www.altera.com, (Libero) www.actel.com.
SECRETARA ACADMICA
PERFIL DOCENTE POR UNIDAD DE APRENDIZAJE

1. DATOS GENERALES
UNIDAD ACADMICA: UNIDAD PROFESIONAL INTERDISCIPLINARIA EN INGENIERA Y TECNOLOGAS

AVANZADAS
PROGRAMA Ingeniera Telemtica

I
ACADMICO: NIVEL
REA DE FORMACIN: Institucional Cientfica Profesional Terminal y de

Bsica Integracin
ACADEMIA: Electrnica UNIDAD DE APRENDIZAJE: Diseo Digital
ESPECIALIDAD Y NIVEL ACADMICO REQUERIDO: Licenciatura en Ciencias - Ingeniera Elctrica o a fin

de preferencia con maestra o doctorado
2. OBJETIVO DE LA UNIDAD DE APRENDIZAJE: Implementar diseos digitales de circuitos y sistemas para

dar solucin a problemas reales de Ingeniera Telemtica, empleando los dispositivos lgicos programables y
los lenguajes descriptivos de hardware.
3. PERFIL DOCENTE:
CONOCIMIENTOS EXPERIENCIA HABILIDADES ACTITUDES

PROFESIONAL
Electricidad y Circuitos Dos aos de experiencia Manejo del idioma ingls Vocacin por la docencia.
elctricos, mnima profesional en el (avanzado). Honestidad.
Electrnica Analgica, campo de la Dominio de la asignatura. Ejercicio de la crtica
Electrnica Digital, Ingeniera en Electrnica, Manejo de equipo de fundamentada.
Electrnica de Potencia, Comunicaciones, medicin y de prueba. Respeto (relacin maestro(a)
Lenguajes de Descripcin Telecomunicaciones, Manejo de tarjetas de alumno(a)).
de Hardware, Telemtica, Mantenimiento desarrollo con dispositivos tica profesional y personal.
Uso de tarjetas de elctrico-electrnico. programables. Responsabilidad cientfica.
desarrollo, Diseo y fabricacin de Manejo de grupos. Capacidad de trabajo en
Uso y manejo de software circuitos electrnicos. Comunicacin oral y equipo.
de desarrollo (Xilinx, Un ao de experiencia escrita. Superacin docente y
Altera, Lattice, Actel, etc.) impartiendo clases a nivel Capacidad de anlisis y profesional.
para PLD, CPLD y FPGA. licenciatura y/o dos aos sntesis. Solidaridad.
Modelo Educativo impartiendo cursor o Manejo de materiales Compromiso social y
Institucional (MEI) talleres. didcticos. ambiental.
Organizacin. Responsabilidad.
Creatividad. Tolerancia.
Liderazgo. Puntualidad, entre otros.
Uso de las TICs
Aplicar el MEI
ELABOR REVIS AUTORIZ
Presidente de Academia Subdirector Acadmico Director de la Unidad Acadmica
M. en C. Arod Rafael Carvallo Domnguez

M. en C. Blanca Esther Carvajal Gmez

Diseño Digital

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Diseño Digital

Cargado por

Copyright:

Formatos disponibles

INSTITUTO POLITCNICO NACIONAL

La Subdireccin Acadmica y en conjunto con la Academia de Electrnica determinarn la equivalencia de la

UNIDAD ACADMICA: UNIDAD PROFESIONAL UNIDAD DE APRENDIZAJE: Diseo Digital

PROFESIONAL ASOCIADO: Profesional Asociado VIGENCIA: Enero 2010

TIEMPOS ASIGNADOS UNIDAD DE APRENDIZAJE AUTORIZADO POR: Comisin

UNIDAD DE APRENDIZAJE: Diseo Digital. HOJA: 3 DE 13

N UNIDAD TEMTICA: I NOMBRE: Elementos de Diseo Digital

1.2 Compuertas bsicas de 2 y 3 entradas 0.5 1.0

1.3 lgebra de Boole y funciones booleanas. 1.0 1.0

1.4 Dispositivos programables. 1.0 1.0

1.5 Introduccin al HDL. 1.0 4.0 1.0 3.0

EVALUACIN DE LOS APRENDIZAJES

UNIDAD DE APRENDIZAJE: Diseo Digital. HOJA: 4 DE 13

N UNIDAD TEMTICA: II NOMBRE: Diseo de circuitos combinacionales.

Aplica los mtodos de minimizacin en la simplificacin de funciones de circuitos combinacionales y se implementan

2.2 Riesgos en el tiempo (estticos y dinmicos). 0.5 1.0 0.5 1.0

2.3 Comparador de magnitud (4 y 8 bits), su implementacin 0.5 0.5 1.5

2.4 Codificadores y decodificadores, su implementacin con 0.5 0.5 1.5

2.5 Multiplexores y demultiplexores, su implementacin con 0.5 0.5 1.5

2.7 Simulacin y sntesis de ejemplos prcticos de circuitos 4.5

EVALUACIN DE LOS APRENDIZAJES

UNIDAD DE APRENDIZAJE: Diseo Digital. HOJA: 5 DE 13

N UNIDAD TEMTICA: III NOMBRE: Diseo de circuitos secuenciales.

Implementa circuitos secuenciales en FPGA o CPLD utilizando HDL.

3.1 Conceptos de circuitos digitales secuenciales. 0.5 4B, 5C, 6B

3.3 Flip-flops y registros. 0.5 1.0 1.0 1.5

3.5 Contadores con HDL (Sncronos y asncronos, de anillo, 0.5 3.0

3.7 Circuitos CRC, simulacin e implementacin en HDL. 1.0 3.0

EVALUACIN DE LOS APRENDIZAJES

UNIDAD DE APRENDIZAJE: Diseo Digital. HOJA: 6 DE 13

N UNIDAD TEMTICA: IV NOMBRE: Diseo de mquinas de estado finito.

4.2.1 Mquinas de Mealy.

4.2.2 Mquinas de Moore.

4.2.3 Mquinas mixtas.

4.3 Desarrollo de aplicaciones prcticas de ingeniera 1.0 3.0

4.4 Uso de un editor de FSM. 2.0 3.0

Subtotales por Unidad temtica*: 1.0 3.0 2.0 11.0

EVALUACIN DE LOS APRENDIZAJES

UNIDAD DE APRENDIZAJE: Diseo digital HOJA: 7 DE 13

PRCTICA No. NOMBRE DE LA PRCTICA UNIDADES DURACIN LUGAR DE REALIZACIN

2 Compuertas bsicas y funciones. I 6 Laboratorio de Digitales

3 Riesgos en el tiempo. II 2 Laboratorio de Digitales

UNIDAD DE APRENDIZAJE: Diseo digital HOJA: 8 DE 13

PRCTICA No. NOMBRE DE LA PRCTICA UNIDADES DURACIN LUGAR DE REALIZACIN

4 Circuitos combinacionales: II 4.5 Laboratorio de Digitales

5 Circuitos aritmticos (+,-,*,/) y lgicos. II 5.0 Laboratorio de Digitales

6 Ejemplos prcticos de circuitos II 4.5 Laboratorio de Digitales

UNIDAD DE APRENDIZAJE: Diseo digital HOJA: 9 DE 13

PRCTICA No. NOMBRE DE LA PRCTICA UNIDADES DURACIN LUGAR DE REALIZACIN

7 Temporizadores y osciloscipio. III 3.0 Laboratorio de Digitales

8 Flip-flops, registros, RAM y ROM. III 4.0 Laboratorio de Digitales

9 Contadores. III 3.0 Laboratorio de Digitales

10 Registros de corrimiento. III 3.0 Laboratorio de Digitales

UNIDAD DE APRENDIZAJE: Diseo digital HOJA: 10 DE 13

PRCTICA No. NOMBRE DE LA PRCTICA UNIDADES DURACIN LUGAR DE REALIZACIN

11 CRC. III 3.0 Laboratorio de Digitales

12 Diseo, sntesis y simulacin FSM IV 6.0 Laboratorio de Digitales

13 Aplicaciones. IV 3.0 Laboratorio de Digitales

14 Editor de FSM. IV 5.0 Laboratorio de Digitales

UNIDAD DE APRENDIZAJE: Diseo Digital HOJA: 11 DE 13

La Subdireccin Acadmica en conjunto con la Academia de Informtica determinar la equivalencia de la

UNIDAD DE APRENDIZAJE: Diseo Digital HOJA: 12 DE 13

3 X Floyd T. L., Fundamentos de Sistemas Digitales, Ed. Pearson, 9.