1

ALGEBRA BOOLEANA Y MINIMIZACION

DE FUNCIONES (31 Agosto 2017)

A. Chilito1, A. Rojas2

Resumen En la prctica de laboratorio diseamos dos circuitos, Minimizacin de funciones Booleanas: Bsicamente es la
nos dieron unas condiciones para una instalacin la cual tena 4 simplificacin de una funcin, obteniendo una expresin que
entradas y una salida, para los circuitos utilizamos compuertas contenga menos trminos o menos variables que la funcin
lgicas las cuales nos ayudaron a cumplir con las condiciones dadas, original. Esto se refleja en la obtencin de circuito ms
luego implementamos el sistema en la tarjeta Spartan 3E.
econmico por tener un menor nmero de compuertas.
Palabras claveseal, programa, condiciones.
La simplificacin de estas funciones puede realizarse con el
I. INTRODUCCIN uso de lgebra de Boole pero no es un mtodo sencillo de
ejecutar. La manipulacin de funciones booleana puede llegar
a ser muy compleja y muchas veces es necesario un ingenio
En 1815 George Boole propuso una herramienta matemtica
considerable y quizs mucha suerte. La minimizacin con
llamada Algebra de Boole. Luego en 1938 Claude Shannon
lgebra de Boole presenta dos limitaciones importantes: No
propuso que con esta algebra es posible modelar los llamados
existe un algoritmo que nos garantice encontrar la forma ms
Sistemas Digitales. El Algebra de Boole es un sistema
simple de la expresin.
matemtico que utiliza variables y operadores lgicos. Las
variables pueden valer 0 o 1. Y las operaciones bsicas son
Dado un determinado resultado intermedio no hay forma de
OR (+) y AND (). (E, 2006)
saber si realmente hemos llegado a la forma mnima. Para
efecto de este curso cuando nos referimos a una expresin
Luego se definen las expresiones de conmutacin como un
mnima, nos estamos refiriendo a la expresin ms simple de
nmero finito de variables y constantes, relacionadas mediante
dos niveles.
los operadores (AND y OR). En la ausencia de parntesis, se
utilizan las mismas reglas de precedencia, que tienen los
Forma de dos niveles: Cualquier funcin booleana puede ser
operadores suma (OR) y multiplicacin (AND) en el lgebra
implantada con dos niveles de compuertas. Como se seal
normal.
anteriormente una funcin puede ser representada utilizando la
forma suma de productos como:
En el algebra de Boole se cumplen las siguientes Leyes:
f = ( )+( )+( ) .......+ ( )

De esta manera los trminos ( ) son productos de las variables

de entrada (negadas o no ) que se realizan con compuertas
AND. Los + se realizan con una compuerta OR de tantas
entradas como trminos productos haya en la funcin.

Como resultado tendremos que la funcin puede realizase con

dos niveles de compuertas:
El nivel 1 representado por las compuertas AND y el nivel 2
representado por la compuerta OR, como se muestra en la
figura. (En el nivel 1 se consideran tambin la variables
negadas, que siendo formales se implantan con una compuerta
NOT.) (Minizacion de Funciones BOOLEANAS)

II. DISEO
Tabla 1. Algebra de boole

De acuerdo al problema a resolver En una instalacin se

controla la Potencia (P), el Factor de Potencia (F) y la
1. 42152041, Estudiante de ingeniera elctrica, Grupo 8, achilito41@unisalle.edu.co
2. 42151072, Estudiante de ingeniera elctrica, Grupo 8, mrojas72@unisalle.edu.co intensidad elctrica (I) consumida, de forma que debe
 2

activarse una alarma cuando al menos dos de estos parmetros Maxitrminos:

sobrepase un valor umbral, detectado por un transductor con
salida digital. Se controla tambin el Voltaje (V) que alimenta
la instalacin, de forma que la alarma tambin se active
cuando sta sea inferior a un valor mnimo. Todos los Mintrminos:
transductores entregan un "1" por encima del valor umbral y
"0" por debajo.
Sacamos la tabla de verdad teniendo en cuenta los parmetros
mencionados en el prrafo anterior, en la Tabla. 2 la tabla de
verdad del problema, teniendo 4 entradas y una salida. De acuerdo con estas ecuaciones pudimos realizar el diseo
esquemtico de cada ecuacin.
V D F I S
0 0 0 0 1 Maxitrminos: Se utilizaron tres compuertas AND, una NOT y
0 0 0 1 1 una OR con tres entradas como se observa en la Figura. 1.
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1 Figura 1. Diseo esquemtico 1
1 1 1 0 1
1 1 1 1 1 Mintrminos: Se utilizaron tres compuertas lgicas de OR, una
Tabla. 2 Tabla de verdad de NOT y una de AND con tres entradas como se observa en
la Figura. 2.
Despus procedimos sacar a la ecuacin que representa el
sistema en 1FC (SOP) que se aprecia a continuacin:

Con el lgebra de Boole esta ecuacin se reduce a la siguiente

ecuacin.

Luego sacamos la ecuacin que representa el sistema en 2FC

(POS).

Figura 2. Diseo esquemtico 2

III. SIMULACION
Con el lgebra de Boole esta ecuacin se reduce a la siguiente
ecuacin. Del diseo esquemtico de la Figura. 1 obtuvimos el siguiente
Diagrama temporizador que se observa en la Figura. 3.

Minimizamos las ecuaciones haciendo uso de mapas de

Karnaugh y tuvimos las siguientes ecuaciones.
 3

1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
Tabla. 3 Tabla de verdad Maxiterminos

Figura. 3 Diagrama temporizador 1

V D F I S
Del diseo esquemtico de la Figura. 2 obtuvimos el siguiente 0 0 0 0 0
Diagrama temporizador que se observa en la Figura. 4. 0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
Figura. 4 Diagrama temporizador 2
1 1 0 1 0
1 1 1 0 0
Implementamos el sistema en la tarjeta Spartan 3E y
1 1 1 1 0
observamos que pasaba al abrir y cerrar los cuatro
Tabla. 4 Tabla de verdad Minterminos
interruptores que eran la entrada.

IV. RESULTADOS
V. ANALISIS DE RESULTADOS
Pudimos observar que la Tabla. 2 y la Tabla. 3 corresponden
los datos de S (salida), no tuvimos problema con ese circuito
pues el margen de error es de 0%, lo que quiere decir que
programamos e implementamos bien el sistema. Al contrario
que el circuito mintrminos, no porque no nos funcion, si no
porque no pudimos implementar el programa ya que haba un
problema con las tarjetas Spartan 3E que presta el CDT, y no
pudimos solucionar ese inconveniente.

Imagen. 2 Tarjeta Spartan 3E funcionando Pero la simulacin del segundo sistema se puede observar en
la Figura. 4 y nos indica que la simulacin est funcionando y
El primer iterruptor de de derecha a izquierda es F , el segundo sus lgica corresponde con la tabla de dicho sistema, la Tabla.
I, el tercero P y el ultimo V. este sistema implemetado es de la 4.
funcin de maxiterminos.Obtuvimos la siguiente tabla de
verdad: VI. CONCLUSIONES
Mediante el primer sistema se comprob que los datos tericos
V D F I S corresponden con los datos experimentales.
0 0 0 0 1
0 0 0 1 1 Tuvimos dificultad por acceder a una tarjeta SPARTAN 3E por
0 0 1 0 1 dicho motivo no pudimos terminar la prctica de laboratorio
0 0 1 1 1 nmero 4.
0 1 0 0 1
0 1 0 1 1 La tarjeta mostro ser muy eficiente y til, ya que nos ahorra
0 1 1 0 1 trabajo y adems no dio resultados errneos.
0 1 1 1 1
1 0 0 0 0
 4

VII. BIBLIOGRAFA
[1] (2017). ALGEBRA BOOLEANA Y MINIMIZACION DE
FUNCIONES.

[2] Borensztejn, P. (2016). Diseo de Sistemas con FPGA.

[3]E, R. A. (2006). Algebra de Boole . Valparaso:

Universidad Tecnica Federico Santa Mara.

[4]Minizacion de Funciones BOOLEANAS. (s.f.). Obtenido de

http://www.kumbaya.name/ci1210/LECCION%207%
20MEtodos%20de%20simplificacion%20de%20expr
esiones%20booleanas/Minimizaci%C3%B3n%20de
%20funciones%20Booleanas.htm