Problemas Propuestos

1) Explique la jerarqua de memoria en arquitecturas de computadoras modernas. Expliqu la razn de

tal jeraqua.

Cach

1) Explique qu es memoria cach.

2) Suponga que un programa tpico tiene una distribucin de ejecucin de instrucciones siguiente:
Tipo-R: 50%, BEQ/J: 20%, LW: 15% y SW: 15%. Si el CPU tiene un CPI de 2.0 si no se considera
accesos a memoria principal, en cuanto se incrementa el CPI si los accesos a memoria principal
requieren de 40 ciclos?. Tenga en cuenta los accesos a memoria para traer la instruccin y para traer
los datos al CPU.

3) En la pregunta anterior, suponga que se introduce un cach . Cul es el nuevo CPI si suponemos
una tasa de fallos del 5%? Suponga que la tasa de fallos es la misma tanto para instrucciones como para
datos.

4) Para una arquitectura de direcciones de memoria de 32 bits, disee un cach de mapeo directo de
32KB con bloques de tamao 2 palabras (1 palabra tiene 32 bits). (a) Muestre un esquema la
organizacin del cach y cmo la direccin de memoria es utilizada para obtener accesar el cache y
determinar aciertos/fallos. (b) Cuantos bloques tiene esta memoria cach? (c) Cuantos Kbits de
tamao tiene esta memoria cach? (d) Para la direccin 0xCAFEBEB0, obtenga el numero de bloque,
el tag y el offset de bloque.

5) Para una arquitectura de direcciones de memoria de 32 bits, disee un cache de 1KB set-asociativo
4-way con bloques de tamao 1 palabra (1 palabra tiene 32 bits). (a) Muestre un esquema la
organizacin del cach y cmo la direccin de memoria es utilizada para obtener accesar el cache y
determinar aciertos/fallos. (b) Cuantos sets tiene esta memoria cach? (c) Para la direccin de palabra
0xDEADBEE0, obtenga el numero de set, el nmero de tag y el offset de bloque.
6) Un procesador tiene un CPI de 2.0 (sin retrasos de memoria), y la penalidad de fallo del cach es 40
ciclos (a) obtenga el CPI considerando una tasa de fallos en el cach de instrucciones del 2% y la del
cach de datos 4%. Suponga que la frecuencia de las instrucciones load/stores es del 36%. (b) Suponga
que por mejoras en la tecnologa, se disea un nuevo CPU que duplica la frecuencia del reloj , y se
mantiene el CPI de 2.0 (sin retrasos de memoria). Obtenga el incremento del rendimiento que se
alcanza con este nuevo CPU.

7) Un procesador tiene un CPI de 2.0 (sin retrasos de memoria), y la penalidad de fallo del cach es 60
ciclos (a) obtenga el CPI considerando una tasa de fallos en el cach de instrucciones del 3% y la del
cach de datos 5%. Suponga que la frecuencia de las instrucciones load/stores es del 30%. (b) Suponga
que por mejoras en la ejecucin del pipeline, se disea un nuevo CPU con un CPI de 1.0 (sin retrasos
de memoria) manteniendo la misma frecuencia del reloj. Obtenga el incremento del rendimiento que se
alcanza con este nuevo CPU.