Circuitos Secuenciales

Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 1
 Agenda
Circuitos Secuenciales

Introduccin
El biestable
Diseo de flip flops
Diseo de flip flops tipo D
Diseo de flip flops tipo T
Diseo de flip flops tipo S-R
Diseo de flip flops tipo J-K
EL - 3307
Diseo
Lgico Diseo de circuitos
Conclusiones
Ing. Jos Alberto
Daz Garca
Pgina 2

 Introduccin
Circuitos Secuenciales

Los circuitos combinacionales son buenos en

situaciones donde se requiere la aplicacin
inmediata de una funcin Booleana bajo la
presencia de alguna combinacin de entradas.
Existen otras ocasiones en que se quiere que el
circuito cambie bajo consideraciones de las
entradas y de su estado.
Este circuito debe de recordar en que estado se
encuentra.
EL - 3307 Los circuitos lgicos secuenciales nos permiten
Diseo
Lgico este tipo de funcionamiento.
Ing. Jos Alberto
Daz Garca
Pgina 3
 Introduccin
Como su nombre lo indica, los circuitos
Circuitos Secuenciales

lgicos secuenciales requieren de un medio

por medio del cual los eventos pueden
secuenciarse.
Los cambios de estado del circuito se
controlan por medio de una seal de reloj.
Un reloj es un circuito especial que enva pulsos
elctricos a travs del circuito.
Los relojes producen seales como la que se
EL - 3307
muestra.
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 4
 Introduccin
Circuitos Secuenciales

Los cambios de estado ocurren en los

circuitos secuenciales solo en los pulsos
de reloj.
Los circuitos pueden cambiar en el borde
creciente (rising edge), en el decreciente
(falling edge) o cuando el pulso de reloj
alcanza su mximo voltaje.

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 5
 Introduccin
Los circuitos que cambian su estado en el
Circuitos Secuenciales

borde creciente o decreciente se llaman

disparados por borde (edge-triggered).
Los circuitos disparados por nivel (Level-
triggered) cambian su estado cuando la seal
de reloj alcanza su mximo o mnimo valor de
voltaje.

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 6
 Introduccin
Circuitos Secuenciales

Para mantener su estado es necesario que el

circuito sea realimentado.
La realimentacin en los circuitos digitales
ocurre cuando la salida presente del circuito
es una funcin del estado anterior y de las
entradas presentes.

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 7
 Elementos de memoria
Circuitos Secuenciales

Los elementos lgicos que dependen del

tiempo para su operacin y que pueden o
no contener lazos de realimentacin en su
circuito bsico reciben el nombre de
elementos de memoria.
Los circuitos de memoria se caracterizan
por su capacidad de adoptar dos estados
diferentes y ser por lo tanto capaces de
almacenar un bit de informacin.
EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 8
 El biestable (Celda Binaria)
Circuitos Secuenciales

Se utiliza para realizar

muchos tipos de
memoria.
Consiste de un circuito
con dos compuertas con
entradas realimentadas.
Su comportamiento deja
de ser combinacional
La salida depender no
solo del estado de las
EL - 3307
Diseo
entradas sino que
Lgico
tambin del estado
Ing. Jos Alberto
Daz Garca interno de la celda.
Pgina 9
 El biestable (Celda Binaria)
Circuitos Secuenciales

Este biestable se activa

con la seal Po=0 y se
desactiva con la seal
Co=0
La combinacin
PoCo=(00) est
prohibida
Po= Preestablecer
EL - 3307
(Poner) (SET)
Diseo
Lgico
Co= Limpiar, Borrar
(RESET)
Ing. Jos Alberto
Daz Garca
Pgina 10
 Funcionamiento
Circuitos Secuenciales

Una seal de comando en el terminal

Po de un biestable causa una salida
QQ=(1,0) y nuevos comandos en ese
mismo terminal no tienen efecto.
0 1
0

EL - 3307
Diseo
Lgico
1 0
Ing. Jos Alberto
1
Daz Garca
Pgina 11
 Funcionamiento
Circuitos Secuenciales

Simultneamente, un comando en el terminal Co

limpiar, causa una salida QQ=(0,1), y nuevos
comandos en el mismo terminal no tienen efecto.
Los comandos Po=0, Co=0 no pueden aplicarse
simultneamente.

1 0
1

EL - 3307
Diseo 0 1
Lgico
0
Ing. Jos Alberto
Daz Garca
Pgina 12
 Anlisis de comportamiento
PARTE A estados PARTE B estados
Circuitos Secuenciales

Estados iniciales subsiguientes. La subsiguientes. La

del sistema compuerta 1 acta de compuerta 2 acta de Comentario
primero primero
CPQQ C+P+Q+Q+ C+P+Q+Q+
0000 (0011) 0001 (0011) Condicin prohibida
0001 (0011) (0011) Condicin prohibida
0010 (0011) (0011) Condicin prohibida
0011 (0011) (0011) Condicin prohibida
0100 0110 0101 (0101) 0110 0111 (0101) SE BORRA
0101 (0101) (0101) SE BORRA
0110 0111 (0101) 0111 (0101) SE BORRA
0111 (0101) (0101) SE BORRA
1000 (1010) 1001 1011 (1010) SE PONE
1001 1011 (1010) 1011 (1010) SE PONE
1010 (1010) (1010) SE PONE
EL - 3307 1011 (1010) (1010) SE PONE
Diseo
Lgico 1100 (1110) (1101) PERMANECE
1101 (1101) (1101) PERMANECE
Ing. Jos Alberto
Daz Garca 1110 (1110) (1110) PERMANECE
Pgina 13 1111 (0111) (1110) PERMANECE
 Simplificacin
Utilizando mapas K, se pueden
Circuitos Secuenciales

obtener las funciones para las

salidas en un tiempo despus.

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 14
 MAPA PARA Q+
Circuitos Secuenciales

X 1 X 1
X 0 X 0
X 0 X 1
EL - 3307
Diseo
Lgico
X 1 X 1
Q+ (C , P, Q, Q ) = P + CQ
Ing. Jos Alberto
Daz Garca
Pgina 15
 MAPA PARA Q+
Circuitos Secuenciales

X 1 X 1
X 1 X 1
X 1 X 0
EL - 3307
Diseo
Lgico
X 0 X 0
Q+ (C , P, Q, Q ) = C + PQ
Ing. Jos Alberto
Daz Garca
Pgina 16
 TABLA DE VERDAD
Circuitos Secuenciales

ENTRADAS SALIDAS
C P Q Q
0 0 PROHIBIDO PROHIBIDO

0 1 0 1
1 0 1 0
SE SE
1 1 MANTIENE MANTIENE
EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 17
 FLIP FLIPS
Circuitos Secuenciales

Un biestable, tambin llamado

bscula (flip-flop en ingls), es un
multivibrador capaz de permanecer
en un estado determinado o en el
contrario durante un tiempo
indefinido. Esta caracterstica es
ampliamente utilizada en electrnica
EL - 3307
Diseo
Lgico
digital para memorizar informacin.
Ing. Jos Alberto http://es.wikipedia.org/wiki/Biestable
Daz Garca
Pgina 18
 DISEO DE FLIP FLOPS
Circuitos Secuenciales

Para el diseo de Flip Flops se utiliza el

concepto de un decodificador para el
manejo de la celda binaria.
El diseo de cualquier flip flop se puede
reducir a la utilizacin de una celda
binaria para memorizar un estado y un
decodificador que permita manejar sus
los estados de las entradas.
EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 19
 DISEO DE FLIP FLOPS
Circuitos Secuenciales

D
E
SET
C Q
O
Entradas D
de I
control D
del FF F
I
C
A Q
Seal D
de reloj O
R
RESET

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 20
 TIPOS DE FLIP FLOPS
Circuitos Secuenciales

De acuerdo al decodificador que

maneja las entradas del biestable,
los flip flops se agrupan en:
Tipo D (latch)
Tipo T (Toggle)
Tipo S-R
Tipo J-K
EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 21
 Diseo de un Flip Flop Tipo D
Circuitos Secuenciales

Se caracteriza porque solo posee una

nica entrada de datos y una entrada
de reloj y ofrece dos salidas Q y Q.
Los cambios siempre se realizan si
solo si se detecta un pulso de reloj
ya sea por su borde positivo o el
negativo.
EL - 3307 Se utilizan para implementar
registros donde se almacenan
Diseo
Lgico

temporalmente datos
Ing. Jos Alberto
Daz Garca
Pgina 22
 DISEO DE UN FLIP FLOP TIPO D
Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 23
 COMPORTAMIENTO DE UN FLIP FLOP
TIPO D
Circuitos Secuenciales

ENTRADAS SALIDAS
CLK D Qn Qn+1 SET RESET

1 0 0 0 0 X

1 0 1 0 0 1
EL - 3307
Diseo
1 1 0 1 1 0
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 24
1 1 1 1 X 0
 SIMPLIFICACION
Circuitos Secuenciales

SET QN RESET QN

00 01 00 01
0 0 1 1
10 11 10 11
1 1 0 0
D D

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

SET = D * CLK RESET = D * CLK
Daz Garca
Pgina 25
 DECODIFICADOR PARA IMPLEMENTAR UN
FLIP FLOP TIPO D
Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 26
 HOJA DE DATOS
Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 27
 DISEO DE UN FLIP FLOP TIPO T
Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 28
 COMPORTAMIENTO DE UN FLIP FLOP
TIPO T
Circuitos Secuenciales

ENTRADAS SALIDAS
CLK T Qn Qn+1 SET RESET

1 0 0 0 0 X

1 0 1 1 X 0
EL - 3307
Diseo
1 1 0 1 1 0
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 29
1 1 1 0 0 1
 SIMPLIFICACION
Circuitos Secuenciales

SET QN RESET QN
00 01 00 01
0 X X 0

1 0 0 1
T T

10 11 10 11
EL - 3307
Diseo
Lgico
SET = T * QN * CLK RESET = T * QN * CLK
Ing. Jos Alberto
Daz Garca
Pgina 30
 DECODIFICADOR PARA UN FLIP FLOP
TIPO T
Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 31
 HOJA DE DATOS
Circuitos Secuenciales

No hay flip flops comerciales del tipo

T ya que estos se pueden
implementar utilizando J-K.

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 32
 DISEO DE UN FLIP FLOP TIPO S-R
Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 33
 COMPORTAMENTIO DE UN FLIP FLOP TIPO S-R
ENTRADAS SALIDAS
Circuitos Secuenciales

CLK S R QN QN+1 SET RESET

1 0 0 0 0 0 X
1 0 0 1 1 X 0
1 0 1 0 0 0 X
1 0 1 1 0 0 1
1 1 0 0 1 1 0
EL - 3307
Diseo
1 1 0 1 1 X 0
Lgico

Ing. Jos Alberto

Daz Garca
1 1 1 0 0 X X
Pgina 34
1 1 1 1 0 X 1
 SIMPLIFICACIN
Circuitos Secuenciales

SET RESET
R R

0 X 0 0 X 0 1 X
0 1 3 2 0 1 3 2

4 5 7 6 4 5 7 6

S 1 X X X S 0 0 X 1

QN QN
EL - 3307
Diseo
Lgico
SET = S * CLK RESET = R * CLK
Ing. Jos Alberto
Daz Garca
Pgina 35
 DECODIFICADOR PARA UN FLIP FLOP
TIPO S-R
Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 36
 HOJA DE DATOS
Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 37
 DISEO DE UN FLIP FLOP J-K
Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 38
 COMPORTAMIENTO DE UN FLIP FLOP TIPO J-K

ENTRADAS SALIDAS
Circuitos Secuenciales

CLK J K QN QN+1 SET RESET

1 0 0 0 0 0 X
1 0 0 1 1 X 0
1 0 1 0 0 0 X
1 0 1 1 0 0 1
1 1 0 0 1 1 0
EL - 3307
Diseo
1 1 0 1 1 X 0
Lgico

Ing. Jos Alberto

Daz Garca
1 1 1 0 1 1 0
Pgina 39
1 1 1 1 0 0 1
 SIMPLIFICACIN
Circuitos Secuenciales

SET RESET
R R

0 0
X 1
0
3
0
2
X 0
0 1
1 3
X
2

4 5 7 6

S 1 4
X 5
0
7
1
6
S 0 0 1 0

QN QN
EL - 3307
Diseo
Lgico
SET = J * QN* CLK RESET = K * QN * CLK
Ing. Jos Alberto
Daz Garca
Pgina 40
 DECODIFICADOR DE UN FLIP FLOP TIPO
J-K
Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 41
 HOJA DE DATOS
Circuitos Secuenciales

EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 42
 Latches vs. Flip-flops
Circuitos Secuenciales

Latches: las salidas cambian cuando hay

cambios en las entradas
Unclocked latch: R-S latch
Flip-flops: las salidas cambian solo
respecto a una transicin de reloj (no
transparente)
Trailing-edge triggered (disparo por borde
negativo): el reloj pasa de 1 0
EL - 3307
Diseo
Lgico
Leading-edge triggered (disparo por borde
Ing. Jos Alberto positivo): el reloj pasa de 0 1
Daz Garca
Pgina 43
 Diseo de circuitos
Circuitos Secuenciales

Hemos visto los circuitos digitales desde dos

puntos de vista: anlisis digital y sntesis digital.
Anlisis digital: explora la relacin entre las entradas
del circuito y sus salidas.
Sntesis digital: crea diagramas lgicos utilizando los
valores especificados en las tablas de verdad.
Los diseadores de sistemas digitales tambin
deben tener en mente el comportamiento fsico
de los circuitos donde incluyan tiempos de
propagacin que ocurren desde el momento en
EL - 3307
que se energiza el circuito hasta que la salida se
Diseo
Lgico estabiliza.
Ing. Jos Alberto
Daz Garca
Pgina 44
 Diseando circuitos
Circuitos Secuenciales

Los diseadores digitales tienen relacin

con los programas computacionales para
crear circuitos eficientes.
Los programas son fundamentales para la
construccin de un mejor hardware.
Por supuesto, los programas son en
realidad una coleccin de algoritmos que
son implementados en hardware.
Esto apunta al principio de equivalencia entre
EL - 3307
Diseo
Lgico

Ing. Jos Alberto el hardware y el software.

Daz Garca
Pgina 45
 Diseando circuitos
Circuitos Secuenciales

Cuando necesitamos implementar un

algoritmo y su velocidad de ejecucin
debe ser lo menor posible, se prefiere una
solucin por hardware.
Esta es la idea en los sistemas
empotrados (embedded systems), los
cuales son pequeos computadores de
aplicacin especfica.
Los sistemas empotrados requieren de una
programacin especial que demanda un
conocimiento de operacin de los
EL - 3307
Diseo
Lgico

Ing. Jos Alberto

Daz Garca
circuitos digitales.
Pgina 46
 Conclusin
Circuitos Secuenciales

Los computadores son implementaciones de lgica

Booleana.
Las funciones Booleanas se describen completamente por
medio de tablas de verdad.
Las compuertas lgicas son pequeos circuitos elctricos
que implementan operadores lgicos.
Los computadores consisten de circuitos lgicos
combinacionales y secuenciales
Los circuitos combinacionales producen salidas
inmediatamente despus de que sus entradas cambian.
Los circuitos secuenciales requieren de las seal de reloj
para producir cambios en las salidas
Los circuitos secuenciales bsicos son los flip flops.
EL - 3307
Diseo El comportamiento de los circuitos secuenciales puede ser
expresado utilizando tablas de comportamiento.
Lgico

Ing. Jos Alberto

Daz Garca
Pgina 47