UNIVERSIDAD NACIONAL TECNOLGICA DE LIMA SUR

INGENIERA ELECTRNICA
Y TELECOMUNICACINES

INFORME DE LABORATORIO
DE
ELECTRNICA INDUSTRIAL
Curso: Electrnica industrial
Laboratorio: N 26
Ciclo : IX
Turno: Noche
Profesor:
Carreras Profesionales: Ing. Electrnica y Telecomunicaciones.
Alumno: Huamani Baltazar, Jose Luis.
Rea Zapata, Carlos.
Soras Chambi, Bryan.
Semestre Acadmico: 20162
Fecha del laboratorio: febrero del 2016.

Villa el Salvador, febrero del 2016.

MARCO TEORICO

Transistor de efecto de campo (FET)

Los transistores de efecto de campo o FET (Field Effect Transistor) son

particularmente interesantes en circuitos integrados y pueden ser de dos tipos:
transistor de efecto de campo de unin o JFET y transistor de efecto de campo
metal-xido semiconductor (MOSFET).

Son dispositivos controlados por tensin con una alta impedancia de entrada
(1012 ohmios). Ambos dispositivos se utilizan en circuitos digitales y analgicos
como amplificador o como conmutador. Sus caractersitcas elctricas son similares
aunque su tecnologa y estructura fsica son totalmente diferentes.

Ventajas del FET

1) Son dispositivos controlados por tensin con una impedancia de entrada muy
elevada (107 a 1012 ohmios).

2) Los FET generan un nivel de ruido menor que los BJT.

3) Los FET son ms estables con la temperatura que los BJT.

4) Los FET son ms fciles de fabricar que los BJT pues precisan menos pasos y
permiten integrar ms dispositivos en un CI.

5) Los FET se comportan como resistencias controlados por tensin valores

pequeos de tensin drenaje-fuente.

6) La alta impedancia de entrada de los FET les permite retener carga el tiempo
suficiente para permitir su utilizacin como elementos de almacenamiento.

7) Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes
grandes.

Desventajas que limitan la utilizacin de los FET

1) Los FET presentan una respuesta en frecuencia pobre debido a la alta

capacidad de entrada.

2) Los FET presentan una linealidad muy pobre, y en general son menos lineales
que los BJT.

3) Los FET se pueden daar debido a la electricidad esttica. En este apartado se

estudiarn brevemente las caractersticas de ambos dispositivos orientadas
principalmente a sus aplicaciones analgicas.
Caractersticas elctricas del JFET

El JFET de canal n est constituido por una barra de silicio de material

semiconductor de tipo n con dos regiones (islas) de material tipo p situadas a
ambos lados. Es un elemento tri-terminal cuyos terminales se denominan drenador
(drain), fuente (source) y puerta (gate).

En la figura se describe un esquema de un JFET de canal n, en la 1.10.b el

smbolo de este dispositivo y en la 1.10.c el smbolo de un JFET de canal P

La polarizacin de un JFET exige que las uniones p-n estn inversamente

polarizadas. En un JFET de canal n, o NJFET, la tensin de drenador debe ser
mayor que la de la fuente para que exista un flujo de corriente a travs de canal.
Adems, la puerta debe tener una tensin ms negativa que la fuente para que la
unin p-n se encuentre polarizado inversamente. Ambas polarizaciones se indican
en la figura.

Curvas caractersticas de un NJ FET - Electrnica Unicrom

Las curvas de caractersticas elctricas de un JFET son muy similares a las curvas
de los transistores bipolares. Sin embargo, los JFET son dispositivos controlados
por tensin a diferencia de los bipolares que son dispositivos controlados por
corriente. Por ello, en el JFET intervienen como parmetros: ID (intensidad drain o
drenador a source o fuente), VGS (tensin gate o puerta a source o fuente) y VDS
(tensin drain o drenador a source o fuente). Se definen cuatro regiones bsicas
de operacin: corte, lineal, saturacin y ruptura. A continuacin se realiza una
descripcin breve de cada una de estas regiones para el caso de un NJFET.

PROCEDIMIENTO:

La entrada de alimentacin de 12 VAC es rectificada de onda completa

por el rectificador en puente BR1 y el condensador-filtrado por los
condensadores C1 y C2 y doble voltaje alrededor de + 17V DC para
suministrar la energa a la JFET o MOSFET. Diodos Zener ZD1 y ZD2
regulan el +/- 17Vdc a la +/- 6.1V para polarizacin de la compuerta y el
potencimetro VR2 se utiliza para controlar la tensin de polarizacin de
la compuerta. Cuando las clavijas de conexin se colocan en posiciones
1, 4, 6 y 7, el JFET se construye como configuracin de fuente comn y
un voltaje negativo se aplica a la puerta.

Para las medidas caractersticas del MOSFET, los enchufes de conexin

deben colocarse en las posiciones 1, 4, 5, y 8 para construir el MOSFET
como la configuracin de fuente comn y aplicar una tensin negativa en
la puerta. Cuando las clavijas de conexin se colocan en y una tensin
positiva se aplica a la puerta. Para las mediciones de identificacin actual
de drenaje, las tensiones de puerta-fuente requerida se proporcionan
mediante el ajuste del potencimetro VR2. Y por ltimo, las curvas
caractersticas se representan grficamente de acuerdo con los
resultados medidos.

Coloque el Mdulo KL-53015 en el marco experimental. Localizar

el circuito caracterstica JFET / MOSFET en el mdulo. El
circuito se encuentra en la mitad superior del mdulo.
Conectar 110 VAC fuente de alimentacin a los mdulos KL-
51001 y KL-58002. Coloque el interruptor en la posicin OFF
PowerT. Conecte la alimentacin de 12 V-0 V-12 V CA del Mdulo
KL-51001 al Mdulo KL-53015.
. Girar el VR1 totalmente CW y el VR2 totalmente a la izquierda.
Coloque los tapones de conexin en las posiciones 1, 4, 6 y 7.
. Dos DMM se requieren en el siguiente procedimiento.
Coloque el conmutador de rango de DMM al DCV 20 ajuste.
En este caso, estos dos DMMs se utilizan como DVM
(voltmetros digitales) para medir la cada de tensin a travs de la
R3, VR3, y mediante el clculo de Id = VR3 / 1 kW.
 . Active la alimentacin de
KL-51001.
Conectar un voltmetro entre los terminales JFET G-S para medir los
valores Vgs, y un voltmetro a travs de la R3 para medir los valores VR3.
Ajuste el VR1 y establecer Vds10V para asegurar la JFET opera en
la saturacin (VDS> VGS-Vp). Ajustar el potencimetro VR2 para cada uno
de los valores enumerados Vgs, medir y registrar los valores VR3
correspondientes en la tabla siguiente. Calcular y registrar los valores de ID
utilizando la ecuacin Id = VR3 / 1 kW.

-
0. - -
VGS 0 5 -1 -1.5 -2 -2.5 -3 -3.5 -4 4.5 -5 5.5 -6
3. 2. 1. 1.0 0. 0.0 0.0 0.0
VR3 2 3 6 1 5 2 3 1 0 0 0 0 0
3. 2. 1. 1.0 0. 0.1 0.0 0.0
ID 2 3 6 1 5 9 3 1 0 0 0 0 0

Retire el enchufe de conexin de la posicin 1 a la posicin 2. Conectar un

voltmetro entre los terminales de G-S JFET para medir los valores Vgs.
Conectar un voltmetro a travs de la R3 para medir los valores VR3.
Ajustar el potencimetro VR2 para cada uno de los valores enumerados
Vgs, medir y registrar los valores VR3 correspondientes en la tabla
siguiente. Calcular y registrar los valores de ID utilizando la ecuacin Id =
VR3 / 1 kW.

Ttulo del Transfer Characteristic Curve

 El voltaje de estrangulamiento Vp=- Vgsoff es igual a 2.5V, visto de la
curva.

La descripcin se observa de las flechas que indican las caractersticas de

la curva

Retire el enchufe de conexin de la posicin 2 a la posicin 1.

Ajuste el VR2 y establecer Vgs valor a -1.5V. Ajuste el VR1 para
cada uno de los valores Vds enumerados en la siguiente tabla.
Medir y registrar los valores correspondientes de VR3 y calcular
los valores de ID utilizando la ecuacin Id = VR3 / 1 Kw
.VGS= -1.5V
VDS(
v) 0 1 2 3 4 5 6 7 8 9 10 11 12
VR3(v 1. 2. 1.7 1.1 1. 0.6 0. 0.7 0.7 0.7
) 0 9 2 2.2 1 8 2 8 7 0.7 2 2 2
ID(mA 1. 2. 1.7 1.1 1. 0.6 0. 0.7 0.7 0.7
) 0 9 2 2.2 1 8 2 8 7 0.7 2 2 2

Ajuste el VR2 y establecer Vgs valor a -1.0. Ajuste el VR1 para

cada uno de los valores Vds enumerados en la siguiente tabla.
Medir y registrar los valores correspondientes de VR3 y calcular
los valores de ID utilizando la ecuacin Id = VR3 / 1 kW. VGS =
-1.0
VDS(
v) 0 1 2 3 4 5 6 7 8 9 10 11 12
VR3(v 2.9 3.5 3.6 3.6 3.6 3.6 3.6 3.6 3.6 3.6 3.6
) 0 2 2 3.6 3 3 3 3 3 3 3 3 3
ID(m 2.9 3.5 3.6 3.6 3.6 3.6 3.6 3.6 3.6 3.6 3.6
A) 0 2 2 3.6 3 3 3 3 3 3 3 3 3

Ajuste el VR2 y establecer Vgs valor a -1.0. Ajuste el VR1 para

cada uno de los valores Vds enumerados en la siguiente tabla.
Medir y registrar los valores correspondientes de VR3 y calcular
los valores de ID utilizando la ecuacin Id = VR3 / 1 kW. VGS =
-0.5V

VDS(
v) 0 1 2 3 4 5 6 7 8 9 10 11 12
 VR3(v 2.7 3.3 3.4 3.4 3.4 3.4 3.4 3.4 3.4 3.4 3.4 3.4
) 0 5 2 1 7 9 9 9 9 9 9 9 9
ID(m 2.7 3.3 3.4 3.4 3.4 3.4 3.4 3.4 3.4 3.4 3.4 3.4
A) 0 5 2 1 7 9 9 9 9 9 9 9 9

Utilizando los resultados en el paso 9, trazar las curvas Vds-ID

(drenar curvas caractersticas) a diferentes valores de Vgs en el
siguiente grfico y describir la diferencia entre estas curvas.
Para la curva con Vgs=-1.5V

VDS(v
) 0 1 2 3 4 5 6 7 8 9 10 11 12
ID(mA 2.1 1.7 1.1 0. 0.7 0.7 0.7
) 0 1.9 5 2.2 1 8 1.2 7 0.7 0.7 1 1 1

(A) Drain characteristic Curve

Para la curva con Vgs=-1.0V

VDS(
v) 0 1 2 3 4 5 6 7 8 9 10 11 12
ID(m 0 2.7 3.3 3.4 3.4 3.4 3.4 3.4 3.4 3.4 3.4 3.4 3.4
 A) 6 1 5 9 9 9 9 9 9 9 9

(B) Drain characteristic Curve

Para la curva con Vgs=-0.5V

VDS(
v) 0 1 2 3 4 5 6 7 8 9 10 11 12
ID(m 2.7 3.3 3.4 3.4 3.4 3.4 3.4 3.4 3.4 3.4 3.4
A) 0 6 1 3.4 5 9 9 9 9 9 9 9 9

(C) Drain characteristic Curve

En las curvas A,B y C con distintos valores de Vgs, observamos que
tienen una forma caracterstica tpica de JFET, y observamos un factor
en comn en su Vgsoff que son iguales en las tres curvas. Las tres
curvas alcanzan su estrangulamiento a un Vds=2.5V, pero toman
diferentes valores de Id debido al estrangulamiento en los canales p y n
del JFET, mientras mayor valor tome |Vgs| la Id tiende a cero, a
una regin de corte. Y a su vez tambin se experimenta que a
mayor valor tome |Vgs| la pendiente de la curva de no saturacin es ms
pequea.

CONCLUSIN

Para el transistor FET funciona correctamente las resistencias deben ser

las ms exactas posibles.
Cuando aumentamos la tensin en el diodo compuerta-fuente, las zonas de
deplexin se hacen ms grandes, lo cual hace que la corriente que va de
fuente a drenaje tenga ms dificultades para atravesar el canal que se crea
entre las zonas de deplexin, cuanto mayor es la tension inversa en el
diodo compuerta-fuente, menor es la corriente entre fuente y drenaje.
El funcionamiento del JFET para valores de Vgs<0 es muy similiar al que
tiene con Vgs=0, con alguna pequea modificacin. Sus curvas son
semejante.
El JFET es un transistor de efecto de campo, es decir, su funcionamiento se
basa en las zonas de deplexin que rodean a cada zona P al ser
polarizadas inversamente.
Para valores de Vgs el valor de la tensin Vds para el que se producir la
saturacin de la corriente de drenador vendr dado por la expresin
Vdssat=Vgs-Vgsoff.