Arquitectura de Von Neumann

Von Neumann describi el fundamento de todo ordenador electrnico con

programas almacenados. Describa, a diferencia de como pasaba anteriormente,
como poda funcionar un ordenador con sus unidades conectadas
permanentemente y su funcionamiento estuviese coordinado desde la unidad de
control (a efectos prcticos es la CPU). Aunque la tecnologa ha avanzado mucho
y aumentado la complejidad de la arquitectura inicial, la base de su funcionamiento
es la misma y probablemente lo seguir siendo durante mucho tiempo. El artculo
viene acompaado de una representacin grfica del funcionamiento.
Antes de entrar en los detalles de las unidades tenemos que conocer lo siguiente:
Registros: es el lugar donde se almacenan temporalmente los datos que
estn en movimiento para procesarlos. En la representacin de la imagen
del principio podis ver que son los registros.
Buses: son las uniones entre las distintas unidades, la memoria y los
perifricos.
Unidad de proceso central (CPU)
Es la unidad encargada de controlar y gobernar todo el sistema que comprende
una computadora. La CPU consiste en un circuito integrado formado por millones
de transistores, que est diseado para poder procesar datos y controlar la
mquina. Como ya sabis, es un factor clave para la potencia de la computadora.
La CPU dispone de dos unidades en su interior: la unidad de control y la unidad
aritmtico-lgica.
Unidad de control
La unidad de control se encarga de leer las instrucciones (de los programas
almacenados en la memoria) y se encarga de enviar las ordenes a los
componentes del procesador para que ejecuten las instrucciones.
El proceso empieza cuando llega una instruccin al registro de instrucciones (llega
como una cadena de bits con distintas partes, referidas a la propia instruccin y a
los datos que se usarn). Posteriormente el decodificador interpreta la instruccin
a realizar y como deben de actuar los componentes del procesador para llevarla a
cabo. Esta accin se realiza mediante el secuenciador que enva micro-rdenes
marcadas por el reloj (que genera pulsos de forma constante, se suele expresar su
velocidad en gigahercios o GHz, para los procesadores actuales).

Unidad Aritmtico Lgica (ALU)

La unidad aritmtico lgica es la encargada de realizar
todas
las
operaciones
aritmticas
(sumas,
multiplicaciones...) y lgicas (comparaciones).
Esta unidad puede tener distintos diseos, el de la imagen
superior muestra el diseo ms bsico (donde el
acumulador vuelve a usarse en la operacin), en la actualidad lo normal es que el
acumulador no se mezcle con los registros de entrada.
El funcionamiento con el diseo que estamos analizando (el bsico) comienza
cuando le llega al registro de entrada un dato (una cadena de bits que representan
un nmero), posteriormente el circuito operacional (en la imagen se representa
como "ALU" y coloreado azul) y se procesa junto al contenido del acumulador y
posteriormente se deposita de nuevo en el acumulador. Repitiendo esta accin se
generan los clculos. Este proceso se ve claramente en la representacin que hay
ms abajo.
Memoria principal
La memoria principal en la arquitectura inicial era
directamente la RAM, pero esto ha evolucionado y se han
aadido memorias cach e implementado algoritmos que
predicen que datos vamos a usar ms frecuentemente.
La memoria RAM es bastante sencilla, en comparacin
con la CPU, se podra decir que es una tabla, que
contiene la direccin (o lugar) donde est cierto dato y el
contenido del propio dato. La memoria dispone de un
registro de direcciones (RDM) y un registro de
intercambio de memoria (RIM o registro de datos). En el
registro de direcciones se almacena la direccin en la que
se almacenar o leer un dato, y en el registro de
intercambio de memoria se almacena ese dato ledo o
que se almacenar.
Cuando hablamos de direcciones de memoria a muchos os sonar de los
"punteros" de C, y es por esto que es esencial conocer la arquitectura de Von
Neumann antes de aprender a programar en ciertos lenguajes que actan a ms
bajo nivel.
La unidad de control contiene el registro contador de programa, que contiene la
direccin de memoria de la siguiente instruccin, que se incrementa tras realizar
una instruccin y as va recorriendo la memoria y ejecutando el programa.

Buses
Todos estos elementos se comunican entre si a travs de buses, ya sea para
manejar las acciones a realizar por la mquina o para mover datos. Hay tres tipos
de buses.
El bus de datos perite el intercambio de datos (ya sean instrucciones o datos) con
el resto de elementos de la arquitectura. Es decir, mediante el bus de datos la
unidad de control recibe las instrucciones y la ALU los datos desde la memoria, al
igual que tambin los envan por este medio.
El bus de instrucciones transmite las direcciones de memoria que van a ser
usadas desde la CPU, para poder seleccionar los datos que sern usados.
El bus de control es el que transporta las ordenes generadas por la CPU para
controlar los diversos procesos de la mquina.
Funcionamiento de la arquitectura
Para ver cmo funciona la arquitectura he creado una representacin
documentada del proceso.
Este diseo de la arquitectura, como ya he comentado, es el bsico (con
acumulador como registro de entrada) y el ancho de los datos es de 8 bits. Las
instrucciones estn formadas por dos bloques de 4 bits, los primeros para
instrucciones y los ltimos para la direccin de la memoria.
Siempre que se usa en una instruccin un nmero est destinado a la direccin de
memoria, donde se usa el verdadero nmero que se usar para una operacin.
Actualmente se usan anchos de 32, 64 o 128 bits en computadoras, y no tiene
porqu seguir el mismo patrn. Seguidamente voy a exponer varios patrones que
se pueden dar, a fin de completar un

poco ms la
que es muy
disponer solo

representacin
simple
al
de 8 bits.

Arquitectura Harvard
Este modelo, que utilizan los microcontroladores PIC, tiene la unidad central de
proceso (CPU) conectada a dos memorias (una con las instrucciones y otra con
los datos) por medio de dos buses diferentes.

Una de las memorias contiene solamente las instrucciones del programa (Memoria
de Programa), y la otra slo almacena datos (Memoria de Datos). Ambos buses
son totalmente independientes lo que permite que la CPU pueda acceder de forma
independiente y simultnea a la memoria de datos y a la de instrucciones. Como
los buses son independientes stos pueden tener distintos contenidos en la misma
direccin y tambin distinta longitud. Tambin la longitud de los datos y las
instrucciones puede ser distinta, lo que optimiza el uso de la memoria en general.
Para un procesador de Set de Instrucciones Reducido, o RISC (Reduced
Instruccin Set Computer), el set de instrucciones y el bus de memoria de
programa pueden disearse de tal manera que todas las instrucciones tengan una
sola posicin de memoria de programa de longitud. Adems, al ser los buses
independientes, la CPU puede acceder a los datos para completar la ejecucin de
una instruccin, y al mismo tiempo leer la siguiente instruccin a ejecutar.
VENTAJAS
El tamao de las instrucciones no est relacionado con el de los datos, y
por lo tanto puede ser optimizado para que cualquier instruccin ocupe una
sola posicin de memoria de programa, logrando as mayor velocidad y
menor longitud de programa.
El tiempo de acceso a las instrucciones puede superponerse con el de los
datos, logrando una mayor velocidad en cada operacin.
DESVENTAJAS
Cuando solo hay una memoria cach, la divide en dos disminuyendo el
rendimiento en caso de que las instrucciones no tengan el mismo espacio.

 Deben poseer instrucciones especiales para acceder a tablas de valores

constantes que pueda ser necesario incluir en los programas, ya que estas
tablas se encontrarn fsicamente en la memoria de programa.

Estndar de Comunicaciones
IC
Inter-Integrated Circuit es un bus de datos serial desarrollado en 1982 por Philips
con el fin de controlar varios chips en televisores de manera sencilla. Se utiliza
principalmente internamente para la comunicacin entre diferentes partes de un
circuito a una velocidad aceptable, de unos 100 Kbits por segundo, aunque hay
casos especiales en los que el reloj llega hasta los 3,4 MHz.
La metodologa de comunicacin de datos del bus I2C es en serie y sincrnica.
Una de las seales del bus marca el tiempo (pulsos de reloj) y la otra se utiliza
para intercambiar datos.
existen dispositivos maestros y dispositivos esclavos. Slo los dispositivos
maestros pueden iniciar una comunicacin.
La condicin inicial, de bus libre, es cuando ambas seales estn en estado lgico
alto. En este estado cualquier dispositivo maestro puede ocuparlo, estableciendo
la condicin de inicio (start). Esta condicin se presenta cuando un dispositivo
maestro pone en estado bajo la lnea de datos (SDA), pero dejando en alto la lnea
de reloj (SCL).
El primer byte que se transmite luego de la condicin de inicio contiene siete bits
que componen la direccin del dispositivo que se desea seleccionar, y un octavo
bit que corresponde a la operacin que se quiere realizar con l (lectura o
escritura).
Si el dispositivo cuya direccin corresponde a la que se indica en los siete bits (A0A6) est presente en el bus, ste contesta con un bit en bajo, ubicado
inmediatamente luego del octavo bit que ha enviado el dispositivo maestro. Este
bit de reconocimiento (ACK) en bajo le indica al dispositivo maestro que el esclavo
reconoce la solicitud y est en condiciones de comunicarse. Aqu la comunicacin
se establece en firme y comienza el intercambio de informacin entre los
dispositivos.

SPI
Es un estndar de comunicaciones, usado principalmente para la transferencia de
informacin entre circuitos integrados en equipos electrnicos. El bus de interfaz
de perifricos serie o bus SPI es un estndar para controlar casi cualquier
electrnica digital que acepte un flujo de bits serie regulado por un reloj. Incluye
una lnea de reloj, dato entrante, dato saliente y un pin de chip select, que conecta
o desconecta la operacin del dispositivo con el que uno desea comunicarse. De
esta forma, este estndar permite multiplexar las lneas de reloj.
SPI es un bus de tres lneas, sobre el cual se transmiten
paquetes de informacin de 8 bits. Cada una de estas tres
lneas porta la informacin entre los diferentes dispositivos
conectados al bus. Cada dispositivo conectado al bus puede
actuar como transmisor y receptor al mismo tiempo, por lo
que este tipo de comunicacin serial es full dplex. Dos de
estas lneas transfieren los datos (una en cada direccin) y la tercera lnea es la
del reloj. Algunos dispositivos solo pueden ser transmisores y otros solo
receptores, generalmente un dispositivo que tramite datos tambin puede recibir.

CONFIGURACIN INDEPENDIENTE SPI

CONFIGURACIN SPI EN CADENA

RS-232
El protocolo RS-232 es una norma o estndar mundial que rige los parmetros de
uno de los modos de comunicacin serial. Por medio de este protocolo se
estandarizan las velocidades de transferencia de datos, la forma de control que
utiliza dicha transferencia, los niveles de voltajes utilizados, el tipo de cable
permitido, las distancias entre equipos, los conectores, etc.
El RS-232C consiste en un conector tipo DB-25 de 25 pines, aunque es normal
encontrar la versin de 9 pines DB-9, ms barato e incluso ms extendido para
cierto tipo de perifricos (como el ratn serie del PC). En cualquier caso, los PCs
no suelen emplear ms de 9 pines en el conector DB-25. Las seales con las que
trabaja este puerto serie son digitales, de +12V (0 lgico) y -12V (1 lgico), para la
entrada y salida de datos, y a la inversa en las seales de control. El estado de
reposo en la entrada y salida de datos es -12V. Dependiendo de la velocidad de
transmisin empleada, es posible tener cables de hasta 15 metros.
Cada pin puede ser de entrada o de salida, teniendo una funcin especfica cada
uno de ellos. Las ms importantes son:

Pin

Funcin

TXD

(Transmitir Datos)

RXD

(Recibir Datos)

DTR

(Terminal de Datos Listo)

DSR

(Equipo de Datos Listo)

RTS

(Solicitud de Envo)

CTS

(Libre para Envo)

DCD

(Deteccin de Portadora)

Las seales TXD, DTR y RTS son de salida, mientras que RXD, DSR, CTS y DCD
son de entrada.

RS-485
Cuando se necesita transmitir a largas distancias o con ms altas velocidades que
RS-232, RS-485 es la solucin. Utilizando enlaces con RS-485 no hay limitacin a
conectar tan solo dos dispositivos.
Dependiendo de la distancia, velocidad de transmisin y los circuitos integrados
que utilicemos, se pueden conectar hasta 32 nodos con un simple par de cables.
El estndar define conexiones con cable de par de cobre trenzado y terminales
RJ11por lo cual existe mayor resistencia a la interferencia electromagntica y
mayor velocidad de transmisin que con la norma RS232.
En la comunicacin de la norma RS-485 se tiene que el emisor opera el 1 lgico
a un voltaje de -1.5 a -5 Volt. el 0 lgico a la entrada del receptor en el rango de
+0.2 a +12 Volt y la mxima tensin aplicada a la lnea de salida es de -7 a +12
Volt.

Tipos de Memoria
MEMORIA EEPROM
Son las siglas de Electrically-Erasable Programmable
Read-Only Memory (ROM programable y borrable
elctricamente). Es un tipo de memoria ROM que puede
ser
programado,
borrado
y
reprogramado
elctricamente.Son memorias no voltiles. Las celdas de memoria de una
EEPROM estn constituidas por un transistor MOS, que tiene una compuerta
flotante (estructura SAMOS), su estado normal est cortado y la salida
proporciona un 1 lgico. Las EEPROM ms nuevas no tiene datos almacenados
en ellas y deben ser primero configuradas con un programador antes de ser
usadas. La informacin almacenada dentro de este dispositivo puede permanecer
durante aos sin una fuente de energa elctrica. Aunque una EEPROM puede ser
leda un nmero ilimitado de veces, slo puede ser borrada y reprogramada entre
100.000 y 1.000.000 de veces. Estos dispositivos
suelen comunicarse mediante protocolos como
IC, SPI y Microwire. En otras ocasiones, se
integra dentro de chips como microcontroladores
y DSPs para lograr una mayor rapidez.

Ventajas de la EEPROM:
1. La programacin y el borrado pueden
realizarse sin la necesidad de una fuente
de luz UV y unidad programadora de PROM, adems de poder hacerse en
el mismo circuito gracias a que el mecanismo de transporte de cargas
mencionado en el prrafo anterior requiere corrientes muy bajas.
2. De manera individual puedes borrar y reprogramar elctricamente grupos
de caracteres o palabras en el arreglo de la memoria.
3. El tiempo de borrado total se reduce a 10ms en circuito donde su
antepasado inmediato requera media hora bajo luz ultravioleta externa.
4. El tiempo de programacin depende de un pulso por cada palabra de datos
de 10 ms, versus los 50 ms empleados por una ROM programable y
borrable.

MEMORIA FLASH
La memoria FLASH es similar a la EEPROM, la nica diferencia se encuentra en
como se cargan y se borran los datos en la memoria, principalmente, la manera en
que las celdillas de la memoria son borradas. En la EEPROM los circuitos de
borrado son nicos para cada celdilla de memoria, mientras que, en la FLASH,
estos circuitos son comunes a un bloque de celdillas en la memoria.
La memoria flash consiste en una pequea tarjeta destinada a almacenar grandes
cantidades de informacin en un espacio muy reducido. Usualmente es posible
encontrarlas guardando las fotos de una cmara digital, los programas de calles y
rutas de un GPS, la agenda de contactos de un telfono celular o los archivos,
correos y direcciones de una agenda PDA.
Este tipo de tarjetas son denominadas no voltiles, ya que conservan los datos
an cuando no se encuentran conectadas a la corriente elctrica. Los primeros
dispositivos de este tipo fueron fabricados en 1971 y eran denominadas EPROM
por el ingls Erasable Programmable Read-Only Memory. Estos aparatos tambin
eran capaces de almacenar los datos al cortar el flujo elctrico, sin embargo, para
volver a grabar informacin era necesario borrar a travs de rayos ultravioleta.
Existen distintos formatos para las memorias flash:

CompactFlash (CF) I y II
Memory Stick (MS)
MicroSD
MiniSD
Multi Media Card (MMC)
Secure Digital (SD)
SmartMedia Card (SM/SMC)
xD-Picture Card.

SRAM
SRAM son las siglas de la voz inglesa Static Random Access Memory, que
significa memoria esttica de acceso aleatorio (o RAM esttica), para denominar a
un tipo de tecnologa de memoria RAM basada en semiconductores, capaz de
mantener los datos, mientras siga alimentada, sin necesidad de circuito de
refresco. Este concepto surge en oposicin al de memoria DRAM (RAM dinmica),
con la que se denomina al tipo de tecnologa RAM basada en condensadores, que
s necesita refresco dinmico de sus cargas.
Modos de operacin de una SRAM
Una memoria SRAM tiene tres estados distintos de operacin: standby, en el cual
el circuito est en reposo, reading o en fase de lectura, durante el cual los datos
son ledos desde la memoria, y writing o en fase de escritura, durante el cual se
actualizan los datos almacenados en la memoria.
Reposo
Si el bus de control (WL) no est activado, los transistores de acceso M5 y M6
desconectan la celda de los buses de datos. Los dos biestables formados por M1
M4 mantendrn los datos almacenados, en tanto dure la alimentacin elctrica.
Lectura
Se asume que el contenido de la memoria es 1, y est almacenado en Q. El ciclo
de lectura comienza cargando los buses de datos con el 1 lgico, y luego activa
WL y los transistores de control. A continuacin, los valores almacenados en Q y Q
se transfieren a los buses de datos, dejando BL en su valor previo, y ajustando BL
a travs de M1 y M5 al 0 lgico. En el caso que el dato contenido en la memoria
fuera 0, se produce el efecto contrario: BL ser ajustado a 1 y BL a 0.
Escritura: El ciclo de escritura se inicia aplicando el valor a escribir en el bus de
datos. Si se trata de escribir un 0, se ajusta, almacena, se activa el bus WL, y el
dato queda almacenado.
Tipos de SRAM

SRAM no voltiles: Las memorias SRAM no voltiles (NVRAM) presentan el

funcionamiento tpico de las RAM, pero con la caracterstica distintiva de que los
datos almacenados en ellas son preservados aun cuando se interrumpe la
alimentacin elctrica. Se utilizan en situaciones donde se requiere conservar la
informacin almacenada sin necesidad de alimentacin alguna, normalmente
donde se desea evitar el uso de bateras (o bien no es posible).6
SRAM asncrona: Las SRAM asncronas estn disponibles en tamaos desde 4Kb
hasta 32Mb.7 Con un tiempo reducido de acceso, son adecuadas para el uso en
equipos de comunicaciones, como switches, routers, telfonos IP, tarjetas DSLAM,
y en electrnica de automocin.
Transistor Bipolar de Unin o BJT (de tipo TTL o ECL) muy rpidos, pero con un
consumo muy alto.
MOSFET (de tipo CMOS) consumo reducido, los ms utilizados actualmente
Asncronas independientes de la frecuencia de reloj.
Sncronas todas las operaciones son controladas por el reloj del sistema.

DRAM
DRAM son las siglas de la voz inglesa Dynamic Random Access Memory, que
significa memoria dinmica de acceso aleatorio (o RAM dinmica), para
denominar a un tipo de tecnologa de memoria RAM basada en condensadores,
los cuales pierden su carga progresivamente, necesitando de un circuito dinmico
de refresco que, cada cierto perodo, revisa dicha carga y la repone en un ciclo de
refresco. En oposicin a este concepto surge el de memoria SRAM (RAM
esttica), con la que se denomina al tipo de tecnologa RAM basada en
semiconductores que, mientras siga alimentada, no necesita refresco.
Se usa principalmente como mdulos de memoria principal RAM de ordenadores y
otros dispositivos. Su principal ventaja es la posibilidad de construir memorias con
una gran densidad de posiciones y que todava funcionen a una velocidad alta: en
la actualidad se fabrican integrados con millones de posiciones y velocidades de
acceso medidos en millones de bit por segundo.
Como el resto de memorias RAM, es voltil, es decir, si se interrumpe la
alimentacin elctrica, la informacin almacenada se volatiliza. Fue inventada a
finales de los sesenta y es una de las memorias ms usadas en la actualidad
Escritura
La celda de memoria es la unidad bsica de cualquier memoria, capaz de
almacenar un Bit en los sistemas digitales. La construccin de la celda define el
funcionamiento de la misma, en el caso de la DRAM moderna, consiste en
un transistor de efecto de campo y un condensador. El principio de funcionamiento
bsico, es sencillo: una carga se almacena en el condensador significando un 1 y
sin carga un 0. El transistor funciona como un interruptor que conecta y
desconecta al condensador. Este mecanismo puede implementarse con
dispositivos discretos y de hecho muchas memorias anteriores a la poca de los
semiconductores, se basaban en arreglos de celdas transistor-condensador.

Las celdas en cualquier sistema de memoria, se organizan en la forma de matrices

de dos dimensiones, a las cuales se accede por medio de las filas y las columnas.
En la DRAM estas estructuras contienen millones de celdas y se fabrican sobre la
superficie de la pastilla de silicio formando reas que son visibles a simple vista.
En el ejemplo tenemos un arreglo de 4x4 celdas, en el cual las lneas horizontales
conectadas a las compuertas de los transistores son las llamadas filas y las lneas
verticales conectadas a los canales de los FET son las columnas.