Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Lab 03
Lab 03
(Mediciones E Instrumentacin)
Planteamiento del problema
El problema consiste en disear e implementar un circuito con amplificadores
operacionales comerciales, tal como lo es el A741 implementando un circuito
sumador no inversor de tres seales DC, con amplitudes y polaridades
diferentes. Al grupo conformado por Jorge Andrs Mola Jimnez y Jorge Miguel
Lewinnek Guido (autores del presente informe), integrantes del grupo 4 de
laboratorio, les corresponde disear el circuito ya mencionado, con un factor de
amplificacin de 35. En caso de presentarse un error a la hora de la medicin,
este error no debe superar el 10%.
El circuito implementado debe disearse basado en la topologa bsica de los
sumadores no inversores, para ello se buscara dicha configuracin y se
implementar, tomando los criterios para la escogencia de las resistencias.
Todos y cada uno de los criterios de diseo sern explicados y argumentados
matemticamente.
Procedimiento
Para el desarrollo e implementacin del circuito sumador no inversor, se hizo
uso de 1 amplificador operacional A741, el cual con el arreglo adecuado de 6
resistores en su periferia funciona como un sumador, el cual no invierte la fase.
El circuito implementado es el mostrado en la figura 1.
V 1 A V 2 A V 3 A A
+
+
= (1)
R1
R2
R3
R4
Donde A es el voltaje que sale de hacer un divisor de tensin en la terminal
inversora del OPAMP, y se encuentra definido como se muestra en (2).
A=
R5
V (2)
R5 + R6 0
V 1
R5
V
R5 + R6 0
R1
V 2
+
R5
V
R5 + R6 0
R2
V 3
+
R5
V
R 5+ R 6 0
R3
V0
R5
(3)
R 4 (R 5+ R 6)
V1
R5
V0 V2
R5
V0 V3
R5
V 0 V 0 R5
+
+
=
(4 )
R 1 R 5+ R 6 R 1 R 2 R 5+ R 6 R 2 R 3 R 5 + R 6 R 3 R4 ( R5 + R 6 )
Pasando los
V0
V1 V 2 V 3
V 0 R5 1 1 1 1
+ + =
+ + +
(5)
R1 R2 R3 ( R5 + R6 ) R 4 R1 R2 R3
expresin ms sencilla.
( V 1 +V 2 +V 3 )=
V 0 R5 R+3 R4
(6)
( R 5 + R6 ) R 4
Dado que la salida del operacional es lo que interesa para este estudio, se
V0
expresa
en (7).
V 0=
R 4 R 5+ R 6
( V 1 +V 2 +V 3 ) (7)
R5 R+3 R4
35=
R4 R 5+ R6
(8)
R5 R+3 R4
La ecuacin (8) es quizs el criterio ms fuerte de este diseo, dado que esta
llevara a los valores totales de los resistores a utilizar. Para continuar con el
cual se usan 3 resistencias en serie para lograr este valor, una de 120k, otra
de 8,2k y finalmente otra de 10k, los cuales si son valores comerciales de
resistencias. Dado que no se pudo lograr un valor exacto de todas las
resistencias, se tendr un error, dado que la resistencia que deba ser de
139k ser de 138,2k.
Ahora que ya se tiene un circuito cuya ganancia es de 35, se procede a buscar
3 seales DC para sumarlas en el sumador no inversor, pero sin olvidar el
primer criterio de diseo que se mencion, el cual matemticamente se
encuentra expresado por (10).
35 ( V 1+ V 2+V 3 ) 12(10)
como
un
criterio
grupal,
se
consider
entonces
que
Ra=R b=Rc =10 k . Por lo cual solo resta hallar los valores de los tres
resistores que faltan, para esto se hace uso de un anlisis nodal en V1, V2 y V3
respectivamente, para el caso de V1, se tiene que:
V ccV 1 V 1 V 1 75 mV
= +
(12)
Ra
Rx
1 k
Dado que
V cc=12 V
desconoce es el de
V 1=0.2 V
y que
R x =189,6
Pero un valor de 189,6 no existe comercialmente, entonces se usa una de
180. Por lo tanto, haciendo el mismo anlisis para los otros dos semicircuitos,
se tienen los valores de los resistores, lo cuales se muestran en la tabla 1.
Resistor
Rx
Valor ()
180
Ry
330
Rz
91+12=103
Error=
11,35 V 10,5 V
100 =8,1 (13)
10,5V
Conclusiones
En esta experiencia se aprendi a llevar a cabo el diseo y montaje de un
circuito sumador no inversor, basado en amplificadores operacionales
comerciales.
De la actividad se pudo aprender a hacer el diseo, y a obtener los criterios
para este, pertinentes para cualquier actividad similar. Se demostr paso a
paso, argumentando matemticamente cada uno de los puntos clave para
llegar a los factores que distinguan el circuito presentado, con su factor de
amplificacin dado.
El circuito no presento problemas a la hora de llevar a cabo el montaje, el nico
problema que se manifest fue el error del 8,1%, que a pesar de ser un error
de bajo nivel, es algo considerable. Esto se debi bsicamente a las
consideraciones a la hora de realizar los semicircuitos divisores de tensin,
dado que se tomo una tensin en el nodo A, como en la figura 3 se muestra de
75mV. Este valor fue obtenido de la simulacin, y al momento de realizar el
circuito fsicamente, este valor no era propiamente el obtenido en la
simulacin. Adems que las diferencias en las resistencias obtenidas
tericamente y las resistencias que toc implementar, debido a que varios de
los valores obtenidos no eran valores comerciales. Adicionando tambin la
tolerancia de las resistencias, haciendo que por cuestiones propias de los
resistores, el valor usado no fuera el requerido, sino un valor un poco menor.
Son muchos los factores que causaron un error relativamente alto, dado que
est muy prximo a la cota estipulada por el enunciado, sin embargo, el
circuito funciono bien, y muy estable a la hora de hacer las mediciones, y el
error fue bajo vindolo de manera general, dado que fue menor que el 10%.