Está en la página 1de 51

Registro

"Circuito digital con dos funciones bsicas: almacenamiento de datos


y movimiento de datos" (Floyd)
Es una coleccin de dos o ms biestables tipo-D con una entrada comn.
Se utiliza para almacenar una serie de bits relacionados, como un byte (8 bits)
de
datos.
Enable
Dato(n)
Clear

Q(n)
Registro

Registra datos en los flancos activos del


Reloj

Reloj

"Borra" el contenido ante el nivel activo del


Reset

Reset

Puede tener seales de Habilitacin y Clear


sncronos

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Registro (1 bit)

Esquema

Dato

Enable
Clear
Reloj

Reset

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Registro (4 bits)
Entrada paralelo/salida paralelo
Esquema
Enable
Clear
Dato(1)

Dato(2)

Dato(3)

Dato(0)

Q(3)
Registro
1 bit

Registro
1 bit

Registro
1 bit

Registro
1 bit

Reset
Q(2)
Reloj
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Q(1)
Q(0)
5

Registro de desplazamiento
Es un registro que almacena y desplaza la informacin

Bit 0

Bit 1

Bit 2

Bit 3

Registra datos en los flancos activos del Reloj. Desplaza los bits..

"Borra" el contenido ante el nivel activo del Reset

Puede tener seales de Habilitacin y Clear sncronos

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Registro de desplazamiento
Entrada y salida SERIE

Entrada

Bit 0

Bit 1

Un bit de entrada. Un bit de salida.

Bit 2

Bit 3

Salida

SISO

Carga SERIE. Desplaza los bits.


4 Ciclos de reloj en cargar un dato
4 Ciclos de reloj en leer un dato

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Registro de desplazamiento
Entrada SERIE, salida PARALELO

Entrada

Bit 0
S(0)

Bit 1
S(1)

Bit 2

Bit 3

S(2)

S(3)

Un bit de entrada. Cuatro bits de salida.


Carga SERIE. Desplaza los bits.

SIPO

4 Ciclos de reloj en cargar un dato


1 Ciclo de reloj en leer un dato
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Registro de desplazamiento
Entrada PARALELO, salida SERIE
D(0)

Bit 0

D(1)

Bit 1

Cuatro bits de entrada. Un bit de salida.


Carga PARALELO. Salida SERIE.
1 Ciclo de reloj para almacenar el dato

D(3)

D(2)

Bit 2

Bit 3

Salida

PISO

4 Ciclos de reloj para leer el dato


Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Registro de desplazamiento
Entrada serie/ salida paralelo-serie
Esquema
Enable
Clear
Dato

Q(3)
Registro
1 bit

Registro
1 bit

Registro
1 bit

Registro
1 bit

Reset
Q(2)
Reloj
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Q(1)
Q(0)
10

Registro de desplazamiento
Entrada serie-paralelo / salida paralelo-serie
Esquema
Dato(1)

Dato(2)

Dato(3)

S/P
Dato(0)
S_Out

S_In

Enable
Clear
Registro
1 bit

Registro
1 bit

Registro
1 bit

Registro
1 bit

Q(3)

Reset

Reloj

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Q(2)
Q(1)
Q(0)
11

Registro de desplazamiento
Esquema
Dato(1)

Dato(2)

Dato(3)

SISO

S/P
Dato(0)
S_Out

S_In
Enable
Clear
Registro
1 bit

Registro
1 bit

Registro
1 bit

Registro
1 bit

Q(3)

Reset
Q(2)

Reloj
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Q(1)
Q(0)
12

Registro de desplazamiento
Esquema
Dato(1)

Dato(2)

Dato(3)

PIPO

S/P
Dato(0)
S_Out

S_In
Enable
Clear
Registro
1 bit

Registro
1 bit

Registro
1 bit

Registro
1 bit

Q(3)

Reset
Q(2)

Reloj
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Q(1)
Q(0)
13

Registro universal de desplazamiento


Dato Carga Serie.
Desplazamiento a la Izquierda
Dato Carga Serie.
Desplazamiento a la Derecha
Dato Entrada.
N bits entrada Paralelo
Bit 0 entrada Serie
Modo de operacin

CSDI
CSDD
D(n)
Modo (2)

Q(n)
Registro
Universal
de
desplazamiento

Dato Salida.
N bits salida Paralelo
Bit 0 salida Serie

Reloj
Reset
Registro de desplazamiento con entrada serie y paralelo. Los datos se
pueden desplazar a izquierda o a derecha.
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

14

Registro universal de desplazamiento


Dato(1)

Dato(0)

Esquema

Modo

CSDI
CSDD

11
10
01
00

11
10
01
00

Registro
0

Registro
1

Reset
Q(1)
Reloj

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Q(0)

15

Registro universal de desplazamiento


Dato(1)

Dato(0)

Esquema

Modo

CSDI
CSDD

11
10
01
00

11
10
01
00

Registro
0

Registro
1

Reset
Q(1)
Reloj

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Q(0)

16

Registro universal de desplazamiento


Dato(1)

Dato(0)

Esquema

Modo
CSDI
CSDD

11
10
01
00

11
10
01
00

Registro
0

Registro
1

Reset
Q(1)
Reloj

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Q(0)

17

Registro universal de desplazamiento


Dato(1)

Dato(0)

Esquema

Modo

CSDI
CSDD

11
10
01
00

11
10
01
00

Registro
0

Registro
1

Reset
Q(1)
Reloj

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Q(0)

18

Contadores sncronos

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

19

Contadores sncronos
Contador bsico
Enable

Q(n)
Contador

Fin
Reloj
Reset

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

20

Contadores sncronos
Cronograma de funcionamiento
Reset

Clk
Enable

Fin

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

21

Contadores sncronos
Cronograma de funcionamiento
Reset
Clk

Enable
Q

Fin
Inicializacin Asncrona

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

22

Contadores sncronos
Cronograma de funcionamiento
Reset
Clk

Enable
Q

Fin
Parada de cuenta

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

23

Contadores sncronos
Cronograma de funcionamiento
Reset
Clk

Enable
Q

Fin
Fin de cuenta

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

24

Contadores sncronos como FSM


1. Entradas y Salidas
2. Diagrama de estados. Asignacin de estados. Biestables
3. Tabla de transiciones
4. Optimizacin

5. Esquemtico

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

25

Contadores sncronos como FSM


Contador
en binario natural
de 0 a 7

1. Entradas y Salidas

Moore
Enable

Q(3)
Contador

Fin
Reloj
Reset

Entrada

Ena
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Salidas

Q-F
26

Contadores sncronos como FSM


2. Diagrama de estados
0

7
6

5
4

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

27

Contadores sncronos como FSM


2. Diagrama de estados
Entrada
Ena

0
1

Salidas
Q-F

7
6

5
4

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

28

Contadores sncronos como FSM


2. Diagrama de estados
Entrada
Ena

Salidas

Q-F

7
1
0

5
0

4
0

3
1

1
0

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

29

Contadores sncronos como FSM


Salidas

2. Diagrama de estados
Entrada
Ena

Salidas

000_0

Q-F

1
0

Moore

111_1

110_0

001_0

010_0

101_0

4
1

100_0

011_0

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

30

Contadores sncronos como FSM


2. Asignacin de estados

Estado

7 estados
3 biestables

Codificacin

0
000

1
001

2
010

3
011

4
100

5
101
Luis Entrena, Celia Lpez, Mario Garca,
Enrique San Milln. Universidad Carlos III de Madrid, 2008

31

Contadores sncronos como FSM


Entrada +Estado

Estado
siguiente

Entradas T

Salidas

Q2

Q1

Q0 Q2

Q1

Q0 T2

T1

T0

Q2

Q1

Q0

Fin

0
32

Contadores sncronos como FSM


Entrada +Estado

Estado
siguiente

Entradas T

Salidas

Q2

Q1

Q0 Q2

Q1

Q0 T2

T1

T0

Q2

Q1

Q0

Fin

1
33

Contadores sncronos como FSM


4. Optimizacin

T2
Q1Q0
EnQ2

00

01

T1
11

10

Q1Q0

00

01

11

10

EnQ2

00

00

01

01

11
10

11
10

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

34

Contadores sncronos como FSM


4. Optimizacin

T0

Fin

Q1Q0
EnQ2

00

01

11

10

00

01

11

10

Q1Q0
EnQ2

00

01

11

10

00

01

11

10

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

35

Contadores sncronos como FSM


4. Optimizacin

T0 = Enable
T1 = Q0Enable
T2 = Q1Q0Enable
Fin = Q2Q1Q0Enable

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

36

Contadores sncronos como FSM


Esquema

5. Esquemtico

Enable

Fin

T0 Q0

T1 Q1

T2 Q2

Q(0)

Q(1)
Reloj
Reset

Q(2)

37

Contadores sncronos
Contador Ascendente/Descendente

Q(n)

Enable
UpDown
Contador

Fin
Reloj
Reset

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

38

Contadores sncronos (Asc/Desc)


Cronograma de funcionamiento
Reset

Clk
UpDo
Enable
Q

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

39

Contadores sncronos (Asc/Desc)


Cronograma de funcionamiento
Reset

Clk
UpDo
Enable
Q

Cuenta Descendente

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

40

Contadores sncronos (Asc/Desc)


Cronograma de funcionamiento
Reset

Clk
UpDo
Enable
Q

Cuenta Ascendente
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

41

Contadores sncronos
Contador con Precarga /Clear sncrono
Clear
Q(n)

Enable
Load
Dato(n)

Contador
Fin

Reloj
Reset

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

42

Contadores sncronos
Cronograma de funcionamiento
Reset

Clk
Clear
Enable

Load

Dato
0

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

43

Contadores sncronos
Inicializacin Asncrona
Reset
Clk
Clear
Enable
Load

Dato
0

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

44

Contadores sncronos
Habilitacin de cuenta
Reset
Clk
Clear
Enable
Load

Dato
0

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

45

Contadores sncronos
Precarga de valor de cuenta

Reset
Clk
Clear

Enable
Load

Dato
0

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

46

Contadores sncronos
Inicializacin Sncrona
Reset
Clk
Clear
Enable
Load

Dato
0

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

47

Contadores sncronos (FSM)


Contador con entrada Clear

Ejercicio

Clear
Q(n)

Enable
Contador

Fin
Reloj
Reset

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

48

Contadores sncronos (FSM)


Contador con entrada Clear
Entradas

Clear-Ena

Salidas

01
1X

00

Q-Fin

01

01

Ejercicio

X0
11

1X

00
1

1X

1X
1X

01

1X

00
01

00
3

00

01

01
00

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

49

Contadores sncronos (FSM)


Contador con entrada Clear

Ejercicio

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

50

Contadores basados en registros


de desplazamiento
"Un contador basado en un registro de desplazamiento es bsicamente un
registro de desplazamiento con la salida serie realimentada a la entrada
serie, de modo que se generen secuencias especiales" (Floyd)

Contador Johnson

Contador en anillo

Bit 0

Bit 1

Bit 2

Bit 0

Bit 1

Bit 2

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

51

Contadores basados en registros


de desplazamiento
Contador Johnson
D0

Ciclo

Q0

D1

Q1

D2

Q2 Q1 Q0
Clk

Clk

1
2

0
0

0
1

1
1

3
4
5

1
1
1

1
1
0

1
0
0

Clk

Q2

Reloj

Clk
Q0
Q1

2n patrones Q2

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

52

Contadores basados en registros


de desplazamiento
Contador en anillo

Ciclo

D0

Q2 Q1 Q0

Q0

Clk

Clk

Reloj

1
2

0
1

1
0

0
0

Reset

3
4

0
0

0
1

1
0

5
6

1
0

0
0

0
1

D1

Q1

D2

Q2

Clk

Clk
Q0
Q1
Q2

n patrones
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

53

También podría gustarte