Documentos de Académico
Documentos de Profesional
Documentos de Cultura
1er Cuatrimestre
Arquitectura de Computadoras I
Profesores:
http://campusvirtual.unpaz.edu.ar
Tabla de contenido
Unidad 1 - Digitales -------------------------------------------------------------------------------------------------- 5
0 - INTRODUCCIN------------------------------------------------------------------------------------------------ 5
0.1. Seales analgicas y digitales ---------------------------------------------------------------------------- 5
0.2. Ventajas y desventajas del tratamiento digital de las seales ----------------------------------- 6
Algunas ventajas ----------------------------------------------------------------------------------------------- 6
Algunas desventajas ------------------------------------------------------------------------------------------- 6
0.3. Seales binarias ---------------------------------------------------------------------------------------------- 7
0.4. Sistema de numeracin binario -------------------------------------------------------------------------- 7
Bytes, octetos y cuartetos --------------------------------------------------------------------------------- 12
0.5. Sistema de numeracin hexadecimal ---------------------------------------------------------------- 12
0.6. Sistemas electrnicos digitales ------------------------------------------------------------------------- 13
1. CDIGOS BINARIOS------------------------------------------------------------------------------------------ 14
1.1. Introduccin ------------------------------------------------------------------------------------------------ 14
1.2. Cdigos de cambio nico ----------------------------------------------------------------------------- 15
1.2.1. Cdigo Gray ------------------------------------------------------------------------------------------- 18
1.2.2.
1.3.1.
1.3.2.
1.3.3.
1.3.4.
1.4.
La inversin --------------------------------------------------------------------------------------- 64
http://campusvirtual.unpaz.edu.ar
http://campusvirtual.unpaz.edu.ar
http://campusvirtual.unpaz.edu.ar
Unidad 1 - Digitales
0 - INTRODUCCIN
0.1. Seales analgicas y digitales
El siglo XX fue una era de revolucin tecnolgica, y la electrnica ha sido uno de
sus principales motores. Los dispositivos electrnicos, prcticamente inexistentes a
comienzo de ese siglo, estn actualmente incorporados en sistemas de
comunicaciones, sistemas de cmputo, equipos de entretenimiento, sistemas de
medicin, automatismos, etc. con un efecto sinrgico segn el cual, el avance en esas
aplicaciones por aplicacin de la tecnologa electrnica, impone nuevos desafos y
oportunidades para el avance de sta.
Para comprender el papel que desempean las tcnicas digitales dentro del
campo de la tecnologa electrnica, analizaremos uno de los campos de aplicacin que
hemos mencionado ms arriba, el de los sistemas de medicin.
En esos sistemas, tpicamente se desea determinar el valor de alguna magnitud
fsica que nos interesa conocer. Ejemplos de estas magnitudes son la fuerza, el
desplazamiento, la temperatura, la deformacin, el tiempo, la intensidad sonora o
luminosa, el caudal o el nivel de un lquido, la exposicin radiactiva, etc.
La mayora de estas magnitudes tienen un posible rango de valores (limitado por
un valor mnimo y otro mximo) dentro del cual puede tomar cualquiera de los infinitos
valores intermedios. Los cambios de un valor a otro se realizan en forma continua, sin
discontinuidades. Las magnitudes con estas caractersticas se denominan continuas,
aunque tambin han recibido los nombres de lineales y analgicas.
Pero tambin existen magnitudes que slo pueden tomar un nmero limitado de
valores intermedios entre los extremos de su rango, haciendo que todo cambio sea
discontinuo. Las magnitudes con estas caractersticas se denominan discretas, aunque
tambin han recibido los nombres de numricas y digitales, ya que puede asimilarse
cada uno de los finitos valores que puede tomar la seal con un nmero (lo que justifica
su denominacin alternativa de numrica), nmero que en ocasiones se da en nuestro
sistema de numeracin decimal (lo que justifica la denominacin de digitales), aunque
en la prctica es an ms comn trabajar en el sistema de numeracin binario, como
ms adelante se comentar.
En los sistemas de medicin electrnicos, estas variable fsicas se representan
mediante magnitudes elctricas (que llamaremos seal) una de cuyas caractersticas
lleva la informacin acerca del valor de la magnitud fsica en consideracin. Muy a
menudo esa caracterstica es el valor instantneo de una tensin elctrica: por ejemplo,
es tpico el caso de la salida elctrica de una termocupla, un dispositivo que genera una
tensin dependiente de la temperatura que soporta. Pero la caracterstica elctrica de
la seal que representa a la magnitud fsica puede no ser el valor de una tensin, ya
que puede tambin tratarse, por ejemplo, de una corriente, una resistencia, o (para el
caso de que la seal fuese una onda sinusoidal) una fase o una frecuencia. Las
termocuplas son ejemplos de sensores, es decir, dispositivos que son capaces de
transformar una magnitud fsica en una seal elctrica.
La razn para transformar las magnitudes fsicas en seales elctricas, es por la
facilidad con que estas seales pueden ser transmitidas a distancia, almacenadas y
procesadas por mtodos elctricos.
http://campusvirtual.unpaz.edu.ar
Algunas ventajas
1)
El tratamiento digital suele ser inmune a (o, al menos, ser menos afectado por)
corrimientos, interferencias, ruidos y otras imperfecciones que afectan a las
seales analgicas. Como consecuencia de esto el tratamiento digital suele ser
mas preciso ten el sentido de ser mas reproducibles sus resultados) y tener mejor
resolucin (en el sentido de distinguir dos valores muy prximos) que sus similares
analgicos (que aunque en teora tienen una resolucin perfecta, la misma se ve
empaada por los efectos antes mencionados). Comprese por ejemplo un
indicador de tablero analgico, del tipo con instrumento de aguja, con un indicador
digital.
2)
Algunas desventajas
1) Muchas veces las magnitudes a procesar son de tipo analgico, obligando al
sistema digital a hacer una previa conversin de seal analgica a digital antes
del procesamiento digital. Si tambin la salida debe ser de tipo analgico, se
requiere el correspondiente convertidor de digital a analgico luego del
procesamiento digital. Esto slo se justifica si el procesamiento intermedio es
razonablemente complejo, y resulta, por lo tanto, muy preferible el tratamiento
digital frente a su similar analgico. Por ejemplo, si slo se requiere el filtrado de
una seal analgica para eliminarle componentes de frecuencias que estn
http://campusvirtual.unpaz.edu.ar
http://campusvirtual.unpaz.edu.ar
Sistemas de Numeracin
En forma similar a como opera el sistema de numeracin decimal con sus dgitos,
los nmeros binarios enteros se representan con una combinacin de bits colocados en
ciertas posiciones, desde aquella denominada del bit menos significativo (ubicada en el
nmero binario en la posicin extrema derecha y que en decimal corresponde con las
unidades) hasta la correspondiente al bit ms significativo (ubicada en la extrema
izquierda). En ambos sistemas, cada una de las posiciones tiene un cierto valor
posicional o peso, que es una potencia de la base, que comienza con la potencia 0
correspondiente al dgito menos significativo, y que crece progresivamente al
desplazarse a la izquierda. As, en el sistema binario el peso toma sucesivamente los
valores 20, 21, 22, 23, 24, y as sucesivamente, correspondiendo a la posicin del bit ms
significativo, si el nmero binario tiene n bits, el peso de 2n-1.
Para comprender la utilidad del concepto de peso, analicemos la siguiente tabla
preparada para el nmero binario 11010101 de 8 bits, que tomaremos como ejemplo.
http://campusvirtual.unpaz.edu.ar
el valor relativo de cada bit binario, definido por su valor absoluto (es decir, 0
1, segn el caso) multiplicado por el peso de su posicin. Naturalmente que en
aquellos casos en que el valor absoluto del bit es 0, tambin lo es su valor
relativo, mientras que cuando el valor absoluto del bit es 1, el valor relativo
coincide con el peso de la posicin que ocupa.
http://campusvirtual.unpaz.edu.ar
Ejemplo 2;
Ejemplo 3;
http://campusvirtual.unpaz.edu.ar
10
http://campusvirtual.unpaz.edu.ar
11
http://campusvirtual.unpaz.edu.ar
12
1101
0101
los sistemas secuenciales son aquellos que se caracterizan porque sus salidas
dependen del valor de las seales de entrada que hay en cada momento y
http://campusvirtual.unpaz.edu.ar
13
de lgica cableada; que son aquellos cuyas reglas lgicas estn determinadas,
tradicionalmente en forma inmutable, por los circuitos internos y sus
interconexiones fijas.
de lgica programada; que son aquellos cuyas reglas lgicas pueden serles
modificadas (por un procedimiento denominado programacin), haciendo que
las mismas no resulten inmutables.
1. CDIGOS BINARIOS
1.1. Introduccin
Un cdigo es una representacin de ciertos elementos a travs de la asignacin
a cada una de ellos de una combinacin determinada de smbolos (combinacin llamada
palabra del cdigo), elegidos dentro de un juego permitido de smbolos (juego
denominado alfabeto del cdigo).
Ejemplos de cdigo son:
14
En tcnicas digitales los tipos de cdigo que resultan de mayor inters son los
cdigos binarios de bloque y biunvocos. Veamos qu entendemos por estos conceptos:
cdigos binarios son aquellos en que el alfabeto del cdigo lo integran los
dgitos binarios, es decir, el 0 y el 1. Pero, por extensin, tambin aquellos cuyo
alfabeto tiene slo dos smbolos, como es el caso del cdigo Morse.
cdigos de bloque son aquellos en que las distintas palabras tienen todas el
mismo nmero de smbolos. No es el caso, por ejemplo, del cdigo Morse, pero
s del GTIN-13.
cdigos biunvocos son aquellos para los que a cada elemento a representar le
corresponde una nica palabra de cdigo (no hay sinnimos), y a cada palabra
del cdigo le corresponde un nico elemento (no hay polisemia, es decir,
mltiples significados).
As, un cdigo binario (de bloque y biunvoco) de 5 bits, dado que cada uno de
esos bits puede ser uno cualquiera de los 2 dgitos binarios, permitir representar a un
conjunto de hasta 25=32 elementos. En general, un cdigo binario de n bits permitir
representar a un conjunto de hasta 2n elementos, ya que ste es el mximo nmero de
palabras diferentes que se pueden formar.
Hay algunos conjuntos de elementos que suelen necesitarse codificar con cierta
frecuencia en tcnicas digitales, por lo que se han realizado estudios tericos y
esfuerzos de estandarizacin de cdigos para estas aplicaciones. Caen en esta
descripcin los siguientes cdigos:
http://campusvirtual.unpaz.edu.ar
15
http://campusvirtual.unpaz.edu.ar
16
Los cdigos para los que la combinacin que representa a un elemento no difiere
ms que en un bit de la que representa al elemento anterior se denominan cdigos
continuos. Cuando en un cdigo continuo se tiene que tampoco difieren en ms de un
bit las combinaciones correspondientes al primer elemento y al ltimo, se dice que se
trata de un cdigo cclico. Es evidente que para codificar un eje en la forma que hemos
descripto se necesita un cdigo cclico, y que el cdigo encontrado califica como tal.
Existe una forma sistemtica para disear cdigos continuos y cclicos para
distintos nmeros de elementos. Al cdigo resultante se lo conoce como cdigo Gray, y
a el dedicaremos el prximo apartado.
http://campusvirtual.unpaz.edu.ar
17
http://campusvirtual.unpaz.edu.ar
18
dada una lista con las primeras 2n palabras del cdigo Gray, las palabras
ubicadas simtricamente con relacin al eje que divide la lista en dos slo
difieren en 1 bit. Por ejemplo, de la lista de las primeras 16 palabras, la cuarta
palabra contada desde el principio (0010) difiere slo en un bit de la cuarta
palabra contada desde el final (1010). Como consecuencia de lo anterior, si de
una lista de las primeras 2n palabras del cdigo se suprimen simtricamente las
primeras m palabras y las ltimas m, la lista resultante es un cdigo cclico de
(2n-2m) elementos. Por ejemplo, para obtener un cdigo Gray apto para codificar
10 elementos, a partir de una lista con las primeras 16 palabras del Gray, se
suprimen 6 de ellas en forma simtrica, es decir, las 3 primeras y las 3 ltimas.
Este procedimiento permite obtener un cdigo cclico para un nmero par
cualquiera de elementos. Se sugiere al lector que compruebe que similar
resultado se logra suprimiendo simtricamente las 2m palabras ubicadas en el
centro de la lista.
En resumen, el cdigo Gray puede ser usado como cdigo continuo para
codificar un nmero cualquiera de elementos, y como cdigo cclico para codificar un
nmero par cualquiera de elementos (con la metodologa recin vista), no pudiendo
hacerlo con un nmero impar de elementos porque esto es imposible para cualquier
cdigo binario de cambio nico. Esta imposibilidad se puede demostrar a partir de notar
que, al pasar de una palabra a la siguiente con un cambio nico, resulta que cambia el
nmero de unos que tiene la palabra, que pasa de ser par a impar, o viceversa. Dos
cambios sucesivos (o un nmero par de cambios sucesivos) restaura la paridad original
(par o impar). Pero un nmero impar de cambios produce un cambio en la paridad de
unos, y no se puede haber vuelto a la palabra inicial.
http://campusvirtual.unpaz.edu.ar
19
Esta tabla suele presentarse de una forma distinta, aprovechando que los
nmeros pares pueden ser representados por el 0, los impares por el 1, y que la suma
mdulo 2 suele simbolizarse mediante el signo especial . En esas condiciones, queda:
Pero el lector apreciar que esta tabla es la misma que la de la suma en mdulo
2, por lo que en mdulo 2 la suma y la resta son una misma operacin.
es igual al bit binario que est en su misma posicin, si el bit que este ltimo
tiene a su izquierda est en 0.
es igual al inverso del bit binario que est en su misma posicin, si el bit que este
ltimo tiene a su izquierda est en 1.
http://campusvirtual.unpaz.edu.ar
20
Como caso particular de esta regla el lector advertir que la posicin del bit en 1
ubicado ms a la izquierda en el binario (que est explcita o implcitamente precedido
por un 0), es la misma que ocupa el primer 1 de la izquierda en la palabra Gray.
Aunque la regla mencionada no establece ningn orden en particular para
ejecutarse, buena prctica es proceder de izquierda a derecha, es decir, respetando el
bit ubicado en la izquierda del binario (por lo visto en el prrafo anterior) como bit de la
izquierda en Gray y calculando a partir de all ordenadamente los bits que estn
progresivamente a la derecha.
Aplique el lector esta regla y verifique que el binario 10110010 se corresponde
con la palabra Gray 11101011.
es igual al bit Gray que est en su misma posicin, si el bit que el binario tiene a
su izquierda est en 0
es igual al inverso del bit Gray que est en su misma posicin, si el bit que el
binario tiene a su izquierda est en 1
Nuevamente, como caso particular de esta regla, tenemos que la posicin del bit
en 1 ubicado ms a la izquierda en la palabra Gray, es la misma que ocupa el primer 1
de la izquierda en el binario.
Aplique el lector esta regla y verifique que la palabra Gray 11001001 se
corresponde con el binario 10001110.
21
http://campusvirtual.unpaz.edu.ar
22
Se notar que el cdigo ASCII est bien preparado para el idioma ingls, pero
carece de los smbolos empleados en otros idiomas, inclusive si nos limitamos a
considerar los idiomas europeos occidentales. As, carece de nuestra ee, de las
vocales acentuadas, de la u con diresis y de la apertura de los signos de admiracin e
interrogacin, pero tambin de otros smbolos corrientes en los lenguajes europeos
occidentales tales como , , , etc. Por eso cuando fue adoptado por la Organizacin
Internacional de Estndares (Norma ISO 646) se le previeron variantes nacionales
segn las cuales algunas combinaciones poco usadas del cdigo ASCII original se
podan asignar a otros caracteres distintos a los previstos por el ASCII, dependiendo del
lenguaje a utilizar. Sin embargo, la prctica demostr los inconvenientes del as limitado
carcter internacional del cdigo y se encontr preferible posibilitar esas combinaciones
adicionales agregando un nuevo bit al cdigo, lo que dio lugar a los as llamados cdigos
ASCII extendidos de 8 bits.
Los cdigos ISO 8859. De los varios cdigos que tiene esta norma para distintos
lenguajes (que incluye el chino, el hebreo, etc.) merece destacarse el IS088591 denominado oficialmente Latin 1 (y vulgarmente como Europeo occidental).
Los cdigos utilizados por las computadoras personales, los que tambin tienen
variantes que son denominadas por el sistema operativo DOS como codepages.
Las ms interesantes para mencionar ac son:
la 437, especialmente adaptada para el ingls americano e histricamente
la nica disponible en las primeras versiones de las computadoras
personales
la 850 que soporta mltiples lenguajes europeos occidentales y prev
vocales acentuadas con acentos graves, agudos y circunflejos, u con
diresis, c con cedilla, nuestra , etc.
la 858, relativamente reciente modificacin de la 850 para incorporar el signo
del euro, en sustitucin de la poco usada letra I (i sin punto)
http://campusvirtual.unpaz.edu.ar
23
el cdigo Baudot, de 5 bits, utilizado en telex. El bajo nmero de bits que emplea
se justifica porque no codifica tanto las letras maysculas como las minsculas,
sino slo las primeras, y porque una palabra del cdigo se utiliza para codificar
dos elementos distintos, segn sea la situacin del contexto. As, una palabra
podr ser interpretada como representando a una letra o a un nmero segn se
haya establecido con anterioridad (mediante una palabra apropiada del cdigo
cuya funcin es cambiar de contexto) que se habra de recibir uno u otro tipo de
carcter.
http://campusvirtual.unpaz.edu.ar
24
1.4.
nmeros naturales
nmeros enteros
nmeros racionales
nmeros reales
nmeros complejos
En los sistemas digitales suele ser necesario codificar estos tipos de nmeros, aunque
con las siguientes variantes:
los nmeros naturales se usan frecuentemente junto con el cero, aunque ste
no es en realidad un nmero natural. Por ello se suelen representar las llamadas
magnitudes, que son el conjunto de los nmeros naturales ms el cero. Estos
nmeros suelen tambin ser llamados enteros sin signo.
http://campusvirtual.unpaz.edu.ar
25
Suma de magnitudes
La presencia del acarreo final, simbolizado por la flecha saliente del bit ms
significativo, indica que el resultado es invlido.
Resta de magnitudes
http://campusvirtual.unpaz.edu.ar
26
http://campusvirtual.unpaz.edu.ar
27
Para cada uno de los bits encontrados, hasta el primer 1 inclusive, conservar
para el complemento el mismo valor que tiene el bit en la magnitud dada.
Este procedimiento da, por supuesto, el mismo resultado que los mencionados ms
arriba, como el lector puede comprobar repitiendo los ejemplos dados anteriormente,
pero efectuando el complemento con el procedimiento recin descripto.
Con estos nuevos conceptos surge una nueva forma de restar consistente en sumar
al minuendo el complemento a 2 del sustraendo. Para justificar este procedimiento
consideremos que sean A y B dos magnitudes que deseamos restar, y veamos el
resultado que se obtiene cuando se suma el minuendo (A) el complemento a 2 del
sustraendo (2n-B):
A + (2n-B) = 2n + (A-B) = 2n - (B-A)
Se presentan ac dos casos:
a) si A B, el segundo miembro nos dice que el resultado ser mayor o igual que
2n. Pero el sumando 2n representa un acarreo final que, si lo descartamos, deja
como resultado correcto a la diferencia buscada A-B.
b) si A < B, el tercer miembro nos dice que el resultado ser menor que 2n, es decir,
no habr acarreo final. Pero el resultado obtenido (2n-(B-A)) no ser ya A-B, lo
que resulta previsible pues, por ser A<B, la resta entre ambos no es ya una
magnitud sino un nmero negativo.
Podemos entonces expresar la regla alternativa para restar magnitudes de n bits de la
siguiente forma:
1) sumar al minuendo el complemento a 2 del sustraendo, procediendo bit a bit de
la manera habitual para obtener el resultado de la resta expresado con n bits.
2) si no hay acarreo final, el resultado obtenido es invlido, pues el resultado real
es un nmero negativo y no una magnitud. Por el contrario, de producirse este
acarreo, el resultado obtenido es correcto.
Esta nueva regla es muy interesante para la implementacin de circuitos
electrnicos de clculo, que frecuentemente deben poder sumar y restar, y que por
utilizacin de esta regla pueden tener un circuito sumador utilizable para ambos fines,
en vez de tener que tener un sumador y un restador.
http://campusvirtual.unpaz.edu.ar
28
Signo y magnitud
Complemento a 2
Complemento a 1
Binario desplazado
http://campusvirtual.unpaz.edu.ar
29
30
http://campusvirtual.unpaz.edu.ar
31
32
http://campusvirtual.unpaz.edu.ar
33
34
De acuerdo a la regla, el acarreo final que se produjo en ambas sumas debe ser
descartado, la primer suma da resultado correcto porque la suma de dos nmeros
negativos dio negativo, y la segunda suma da resultado invlido porque la suma de dos
negativos dio resultado positivo.
Si el lector desea corroborar las reglas comprobar que el primer caso es la suma
de - cuatro y - dos que da correctamente - seis, y que el segundo caso es la suma de cuatro y - seis que debera dar - diez, pero que da un nmero positivo porque el - diez
no puede ser representado con 4 bits.
http://campusvirtual.unpaz.edu.ar
35
Ejemplo1-1
Sea una unidad sumadora que opera con 8 bits. Se pide:
a) efectuar las 6 sumas indicadas. Se sealar la eventual aparicin de un acarreo
final pero el resultado se dar siempre en 8 bits.
b) discutir la validez del resultado suponiendo que los operandos eran magnitudes.
c) discutir la validez del resultado suponiendo que los operandos eran nmeros
enteros representados en cdigo Complemento a 2.
i)
00110101+01000111
ii)
00110101+01101100
iii)
00110101+ 11010011
iv)
00110101+ 10001001
v)
11010011+ 10111000
vi)
11010011+ 10001001
Solucin
Procediendo caso por caso, se tiene:
I)
http://campusvirtual.unpaz.edu.ar
36
b)
resultado es correcto.
c) Se han sumado dos nmeros de distinto signo. Por lo tanto no hay desborde y
el resultado es correcto.
V)
http://campusvirtual.unpaz.edu.ar
37
La presencia del acarreo final es descartada. Hay desborde pues se han restado
dos nmeros de distinto signo, y el signo del resultado (positivo) no coincide con el del
minuendo (negativo)
http://campusvirtual.unpaz.edu.ar
38
No hay desborde pues la resta de dos nmeros de igual signo jams desborda
http://campusvirtual.unpaz.edu.ar
39
No hay desborde, porque nunca lo hay cuando se restan dos nmeros de igual
signo. Pero de la operacin b) puede concluirse lo mismo observando que es la suma
de dos nmeros de distinto signo.
En ambos casos, se utilizan para esta representacin los n bits disponibles que
tiene el cdigo, es decir, no se reserva bit alguno para la codificacin del signo. Sin
embargo, a pesar de no haber reservado un bit para este fin tambin en este cdigo, al
igual que en el caso del cdigo Complemento a 2, el bit ms significativo puede ser
usado como indicador del signo del nmero, ya que resulta ser 0 para los nmeros
positivos y 1 paro los negativos, como en seguida veremos.
Veamos con algunos ejemplos como se efecta la codificacin de la forma
descripta. Por ejemplo, si se tratase de un cdigo que emplea bits, el binario ms tres
(+11), cuya magnitud expresada con 4 bits es 0011, se representa por esa magnitud, es
decir, 0011. Por su parte, el menos dos (-10) cuya magnitud expresada con 4 bits es
0010, se representa por el complemento a 1 de esa magnitud, o sea 1101. La tabla de
correspondencia siguiente presenta todos los nmeros codificables.
http://campusvirtual.unpaz.edu.ar
40
Veamos, con algunos ejemplos como sera el caso para un nmero mayor de
bits, por ejemplo 8. En este caso el desplazamiento es 27=128, es decir 10000000 en
binario.
a) Al nmero +10101, para representarlo, se le suma 10000000, lo que
da10010101.
b) Al nmero -110010, para representarlo, se le suma 10000000, lo que da
01001110, de acuerdo con la siguiente operacin:
http://campusvirtual.unpaz.edu.ar
41
Natural
Aiken
Exceso 3
2 de 5
7 segmentos
http://campusvirtual.unpaz.edu.ar
42
Binario
0
1
1
11
100
101
110
111
1000
1001
1010
1011
1100
1101
1110
1111
1 0000
1 0001
1 0010
BCD
Hexadecimal
0000
0
0001
1
0010
2
0011
3
0100
4
0101
5
0110
6
0111
7
1000
8
1001
9
0001 0000
A
0001 0001
B
0001 0010
C
0001 0011
D
0001 0100
E
0001 0101
F
0001 0110
10
0001 0111
11
0001 1000
12
BCH
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0001 0000
0001 0001
0001 0010
43
http://campusvirtual.unpaz.edu.ar
44
1.4.4.4. Cdigo 2 de 5
El cdigo 2 de 5 utiliza 5 bits para representar a los dgitos decimales, es decir,
un bit ms que los cdigos vistos hasta ahora. Este bit adicional trae aparejada una
ventaja muy apreciada en ciertas aplicaciones, que en seguida veremos. Por lo pronto,
el cdigo se caracteriza porque sus 10 palabras tienen todas exactamente 2 de sus 5
bits en 1, de acuerdo a la tabla de correspondencia siguiente.
45
http://campusvirtual.unpaz.edu.ar
46
Proporciona la misma precisin relativa para todos los rdenes (limitado por la
longitud de la mantisa).
http://www.unsj-cuim.edu.ar/portalzonda/COMPUTACION/Menu/modulo%203/paginas/U3-A-SLFComaFlotante.htm
http://campusvirtual.unpaz.edu.ar
47
Permite clculos entre magnitudes: multiplicar un nmero muy grande y uno muy
pequeo conserva la precisin de ambos en el resultado.
http://campusvirtual.unpaz.edu.ar
48
http://campusvirtual.unpaz.edu.ar
49
http://campusvirtual.unpaz.edu.ar
50
http://campusvirtual.unpaz.edu.ar
51
Dicha figura muestra un circuito compuesto por los contactos de 3 rels, que se
han denominado A, B y C, en su estado normal, es decir, en el que se encuentran
cuando sus respectivas bobinas estn desenergizadas. (Dicho sea de paso, la figura
anterior omite dibujar las bobinas porque estamos ms interesados en estudiar la
conmutacin de los contactos). Se notar que se ha usado contactos normalmente
http://campusvirtual.unpaz.edu.ar
52
http://campusvirtual.unpaz.edu.ar
53
La conjuncin
La disyuncin
La negacin
2.2.2. La Conjuncin
En lgica preposicional se denomina conjuncin a la proposicin de resulta de
unir con la conjuncin y a dos proposiciones independientes. Como, por ejemplo, 'El
caballo es un mamfero' y 'El cndor es un ave. La conjuncin y, usada como conector
entre las proposiciones, obliga a que ambas sean individualmente ciertas para que lo
sea la conjuncin de ellas, como es el caso del ejemplo. Sin embargo, si cualquiera de
las proposiciones individuales fuera falsa, lo sera tambin su conjuncin. Si llamamos
simblicamente A y B a dos proposiciones - que constituyen nuestras variables
independientes el valor de verdad de la conjuncin de ambas (habitualmente
representada como AB, nuestra variable dependiente o funcin) puede representarse
con la siguiente tabla de valores, donde V representa a verdadero (tambin se usa T,
por ser la inicial de true, verdadero en ingls) y F a falso. Dicha tabla es exhaustiva, en
el sentido de que all estn tabulados todos los casos que pueden presentarse. Una
tabla donde se muestra el valor de verdad de una funcin para los distintos valores
de las variables independientes se denomina tabla de verdad.
http://campusvirtual.unpaz.edu.ar
54
2.2.3. La Disyuncin
En lgica proposicional se denomina disyuncin a la proposicin de resulta de
unir con la disyuncin o a dos proposiciones independientes. Como, por ejemplo, 'El
caballo es un mamfero' o 'El cndor es un pez' La disyuncin o, usada como conector
entre las proposiciones, plantea una alternativa que hace que baste que una de ellas
sea cierta para que lo sea la disyuncin de ambas, como es el caso del ejemplo, donde
la primer proposicin es verdadera pero la segunda falsa. Pero la disyuncin ser falsa
si tambin lo son las dos proposiciones que ella une. Si nuevamente llamamos
simblicamente A y B a dos proposiciones - que constituyen nuestras variables
independientes - el valor de verdad de la disyuncin de ambas (habitualmente
representada como AvB, nuestra variable dependiente o funcin) puede representarse
con la siguiente tabla de verdad, que presenta los 4 casos posibles.
2.2.4. La Negacin
En lgica proposicional se denomina negacin a la proposicin de resulta de
negar a una proposicin. Como, por ejemplo, El cndor no es un pez es la negacin
de la proposicin El cndor es un pez. El vocablo no (generalmente colocado antes
del verbo) hace que, para que la negacin sea verdadera, debe ser falsa la proposicin
que se ha negado. Y viceversa, para que la negacin sea falsa, debe ser verdadera la
proposicin que se ha negado. Si llamamos simblicamente A a una proposicin - que
constituye nuestra variable independiente - el valor de verdad de su negacin
(habitualmente representada como A, nuestra variable dependiente o funcin) puede
representarse con la siguiente tabla de verdad que presenta los 2 casos posibles.
http://campusvirtual.unpaz.edu.ar
55
http://campusvirtual.unpaz.edu.ar
56
http://campusvirtual.unpaz.edu.ar
57
El lector notar que podran haberse asignado las palabras del cdigo de una
manera distinta, por ejemplo, en el caso de los contactos, asignar el 0 a operado y el
1 a normal. Mucho de lo que sigue se alterara en gran medida si as se hiciera. Por
ello adheriremos a la primera propuesta que es la universalmente aceptada.
Si ahora rehacemos la tabla de verdad anterior reemplazando cada condicin
por su cdigo, se llega a la siguiente tabla de verdad:
Dicha tabla ya nos ofrece los argumentos para justificar las diversas
denominaciones que le diramos a la conexin serie entre contactos:
a) la tabla anterior no puede ser una operacin aritmtica, ya que sus operandos
no son nmeros sino palabras de un cdigo. Pero si quisiramos por un instante
considerar a los elementos como nmeros, la tabla es idntica a la que
correspondiera a la operacin aritmtica multiplicacin. Por esta similitud en sus
tablas, la conexin en serie se denomina, como ya habamos sealado, como
producto lgico. Sacando mayor provecho aun de esta similitud, utilizaremos
como smbolo de la operacin conexin serie el mismo que el del producto
aritmtico: el signo por (x), el que podr ser remplazado por un simple punto (.),
y aun omitirse si eso no lleva a confusin. Es decir, la conexin de dos contactos
A y B en serie puede escribirse como AxB, A.B y an slo AB si eso no llamara
a confusin por la existencia de algn contacto al que se lo denominara AB.
b) Se observa que la transmisin slo vale 1 cuando B vale 1` y 'A vale 1. Es por
ello que esta conexin es denominada tambin operacin Y. O, como es ms
habitual, con la denominacin inglesa operacin AND.
Concluyendo, la tabla de verdad del producto lgico queda, finalmente:
http://campusvirtual.unpaz.edu.ar
58
A.1=A
La multiplicacin lgica con 1 no afecta al otro factor. Demostraremos esta
propiedad verificando que se cumple para todo valor de A.
A.0=0
La multiplicacin lgica con 0 hace 0 el resultado. Demostraremos esta
propiedad verificando que se cumple para todo valor de A.
http://campusvirtual.unpaz.edu.ar
59
si A=0, A.A=0.0=0=A
si A=1, A.A=1.1=1=A
http://campusvirtual.unpaz.edu.ar
60
O, mejor an, utilizando el cdigo que ya habamos planteado para el caso del
producto lgico y que ac repetimos para enfatizar su uso:
Dicha tabla ya nos ofrece los argumentos para justificar las diversas
denominaciones que le diramos a la conexin serie entre contactos:
a) la tabla anterior no es la de una operacin aritmtica, ya que sus operandos no
son nmeros sino palabras de un cdigo. Pero si quisiramos por un instante
considerar a los elementos como nmeros, la tabla es idntica a la que
correspondera a la operacin aritmtica suma en los primeros 3 renglones de la
misma (falla en el ltimo porque en suma aritmtica 1+1=2 mientras que en esta
operacin lgica 1+1=1). Por esta similitud en sus tablas, la conexin en paralelo
se denomina, como ya habamos sealado, suma lgica. Sacando mayor
provecho an de esta similitud, utilizaremos como smbolo de la operacin
conexin paralelo el mismo que el de la suma aritmtica: el signo ms (+). Es
decir, la conexin de dos contactos A y B en paralelo puede escribirse A+B.
b) Se observa que la transmisin slo vale 1 cuando `B vale 1' o 'A vale 1'. Es por
ello que esta conexin es denominada tambin operacin O. O, como es ms
habitual, con la denominacin inglesa operacin OR.
http://campusvirtual.unpaz.edu.ar
61
Propiedad conmutativa
A+B = B+A
El resultado de una suma lgica no se afecta si se altera el orden de sus
sumandos. Esto se aprecia de la tabla de verdad y resulta evidente cuando se compara
(ver figura siguiente) un circuito paralelo con el circuito que resulta de alterar el orden
de los contactos: ambos tienen exactamente el mismo comportamiento.
http://campusvirtual.unpaz.edu.ar
62
Propiedad de idempotencia
A+A=A
Las dos propiedades anteriores de la suma lgica quizs no sorprendieron al
lector, por ser idnticas a propiedades que posee la suma aritmtica. Pero esta
propiedad de idempotencia que posee la suma lgica no la tiene la aritmtica. La
propiedad establece que una variable no se altera por ser sumada a s misma.
Demostraremos esta propiedad verificando que se cumple para todo valor de A.
si A=0, A+A=0+0=0=A
si A=1,A+A=1+1=1=A.
http://campusvirtual.unpaz.edu.ar
63
Propiedad asociativa
(A+B)+C = A+(B+ C}= A+ B+C
Esta es una propiedad de la suma aritmtica que tambin posee la suma lgica.
Resulta particularmente evidente con contactos, pues las tres expresiones comparten
un mismo circuito, los tres contactos en paralelo.
Ya que aparece por primera vez en este trabajo una suma de ms de dos
variables, lo aprovecharemos para generalizar el concepto de operacin OR que
viramos para dos variables. As, la suma A+B+C valdr 1 slo cuando al menos uno
de sus sumandos sea igual a 1, es decir A=1 o B=1 o C=1. O, generalizando, y
aceptando que la palabra alguno ser para nosotros sinnimo de al menos uno, se
puede concluir que:
Una suma lgica vale 1 cuando alguno de sus operandos vale 1.
2.3.3. La inversin
Para comprender una nueva operacin del lgebra de conmutacin que vamos
a considerar ahora, tomemos el caso de un circuito que slo consta de un contacto A
normalmente cerrado.
http://campusvirtual.unpaz.edu.ar
64
Esta propiedad establece que una doble inversin a una variable la restituye a
su valor original. Su veracidad es bastante obvia. Pero igualmente demostraremos que
es vlida para todo A.
http://campusvirtual.unpaz.edu.ar
65
si A=0, A + =0+1=1.
si A=1, A + =1+0=1.
http://campusvirtual.unpaz.edu.ar
66
Para A=0
67
http://campusvirtual.unpaz.edu.ar
68
T1/b) A + BC = (A + B)(A + C)
Para el caso en que A=1, la expresin T1/b queda 1+BC=(1+B)(1+C). Pero por
la propiedad de denominacin, una suma que tiene un sumando 1, tiene 1 como
http://campusvirtual.unpaz.edu.ar
69
A + AB = A
T2b) A(A + B) = A
A. 1 + AB = A(1+B)
A.(1+B) = A.1
A.1=A
Es decir que A+AB=A, como queramos demostrar. Quiere el lector comprobar este
teorema utilizando el diagrama de Venn?
Un ejemplo de aplicacin de esta propiedad sera
El nombre de esta propiedad proviene de que uno de los productos o sumas del
primer miembro (en el ejemplo recin mencionado, el producto ABC) puede ser
suprimido por la presencia de otro producto o suma que lo absorbe (AC), por compartir
con el suprimido todas sus variables y el estado normal o invertido de ellas (A y C), pero
que carece de variables adicionales (B) que el suprimido contiene.
http://campusvirtual.unpaz.edu.ar
70
Es decir que
, como queramos demostrar. Quiere el lector
comprobar este teorema utilizando el diagrama de Venn?
Un ejemplo de aplicacin de esta propiedad sera
El nombre de esta propiedad proviene de que se denominan productos (o sumas)
adyacentes a aquellos dos productos (o sumas) que coinciden en todas las variables
excepto en una de ellas, que en un caso figura invertida y en el otro no.
Este teorema demuestra que la suma de dos productos adyacentes puede ser
notablemente simplificada, ya que resulta igual a un nico producto en el que slo
figuran las variables comunes, habiendo desaparecido la nica variable que los
diferenciaba. Similarmente, el producto de dos sumas adyacentes resulta igual a una
nica suma en la que slo figuran las variables comunes.
http://campusvirtual.unpaz.edu.ar
71
Naturalmente que las columnas auxiliares son de gran ayuda para el clculo,
pero pueden omitirse al presentar el resultado final obtenido.
Es oportuno hacer ac un comentario respecto al particular orden seguido para
presentar las filas y columnas de la tabla de verdad. As, las variables independientes
pueden colocarse en cualquier orden (en la tabla anterior se ha usado el orden CBA, es
decir, en orden alfabtico inverso, pero pudo ser cualquier otro). Sin embargo, es
recomendable usar consistentemente el mismo, por lo que en el resto del captulo
mantendremos el uso del orden alfabtico inverso para las variables independientes. En
cuanto a ordenamiento de las diferentes filas de la tabla, an cuando tambin puede
ser, en principio, cualquiera, es practica generalizada y altamente recomendable que las
filas s ordenen de manera que en las sucesivas filas las variables independientes
vayan formando progresivamente los nmeros binarios (en la tabla anterior, desde el
000 hasta el 111).
La tabla de verdad hubiera sido tambin una herramienta apropiada para
demostrar los distintos teoremas vistos, ya que: los mismos estipulan la Identidad de
dos expresiones la que podra comprobarse trazando la tabla de verdad de cada una de
ellas y comprobando la igualdad de ambas. La comprobado de una identidad por medio
de la tabla de verdad no es, en realidad, sino una forma de instrumentar con dicha tabla
el mtodo de induccin perfecta con ese propsito. Por ejemplo, quiere el lector
demostrar, utilizando tablas de verdad, que
de figurar en un producto dos o ms veces una misma variable como factor (por
ejemplo, ABA o AB, si la variable figura en todos los casos negada o sin negar,
puede dejarse una sola vez en el producto por aplicacin de la propiedad de
idempotencia (ABA=AB). Si figura tanto negada como sin negar, el producto se
puede anular, ya que la multiplicacin de una variable con su negacin es 0 (AB
=0).
http://campusvirtual.unpaz.edu.ar
72
Se observa de esta ltima tabla que la funcin dual del producto lgico es la suma lgica,
como ya sabemos.
Se notar que el cambio de todos los ceros por unos y viceversa en las columnas
de la tabla de verdad que contienen a las variables independientes es equivalente a
negar las mismas. A su vez, el mismo cambio realizado en la columna con los valores
de la funcin equivale a negar la funcin. De esta observacin surge una segunda forma
de obtener la funcin dual de una funcin dada algebraicamente:
Puede obtenerse el dual de una funcin a partir de su expresin algebraica,
negando en la misma a todas las variables y a la funcin misma.
En trminos generales, si g (A, B, C,...) es una funcin lgica, su funcin dual
gd(A, B, C,...) puede calcularse como:
http://campusvirtual.unpaz.edu.ar
73
C.A
Teniendo en cuenta que un producto slo vale 1 cuando valen 1 todos sus
factores, se observa que un producto cannico slo puede valer 1 para una nica
combinacin de las variables. As, por ejemplo, el producto cannico entre 4 variables
slo es igual a 1 si D=1, C=0, B=0 y A=1. Ntese entonces, que, si se efecta Ia
tabla de verdad de ese producto cannico, la misma exhibir todos los renglones en 0
excepto en aquel nico rengln de la tabla que se corresponde con los valores recin
vistos para las variables.
Este resultado es generalizare. As, cualquier producto cannico tiene una tabla
de verdad en la que aparece un nico. Por esta mnima presencia del 1 en sus tablas
de verdad, los productos cannicos reciben tambin el nombre de minitrminos, como
http://campusvirtual.unpaz.edu.ar
74
Dicha tabla tambin exhibe, en una columna, bajo qu nica condicin de las
variables (es decir, en qu nico rengln de la tabla de verdad) cada producto cannico
toma el valor 1. Se observar que cada variable que en el minitrmino aparece sin
invertir, figura en la columna mencionada como un 1, mientras que aquellas que en el
minitrmino aparecen invertidas, figuran como un 0.
Esta asociacin entre minitrmino y un rengln de la tabla de verdad permite
introducir una simbologa numrica para los minitrminos, que tambin exhibe la tabla
anterior. As, cada minitrmino puede representares con una letra P (por la primera
inicial de Producto Cannico) seguida de un nmero que corresponde, en decimal, al
nmero binario que forman las variables independientes tomadas ordenadamente
tal como figuran en la tabla de verdad en el rengln asociado a ese producto.
As, al minitrmino
asociado al rengln donde C=1, B=0 y A=1 se lo puede
simbolizar P5, ya que para ese rengln de la tabla de verdad las variables
independientes forman, en binario, el nmero 5 (101).
http://campusvirtual.unpaz.edu.ar
75
Esta metodologa para obtener la expresin algebraica de una funcin cuya tabla
de verdad es conocida puede generalizarse fcilmente, generalizacin que recibe el
nombre de Teorema general de los minitrminos, el que establece que:
Toda funcin lgica puede ser expresada como la suma de los minitrminos
correspondientes a los renglones de la tabla de verdad en que dicha funcin vale 1.
De acuerdo al procedimiento descripto, una funcin, por tener una nica tabla de
verdad, tiene tambin una nica forma de expresarse como suma de minitrminos. Al
ser la expresin suma de minitrminos nica para una funcin dada, puede ser utilizada
como una forma normalizada de expresar dicha funcin, por lo que recibe el nombre de
primera forma cannica (luego veremos la segunda forma).
El teorema fundamental de los minitrminos tiene dos corolarios.
P0+P1+P2+P3+P4+P5+P6+P7=1
Esto es as porque aportando cada uno de los minitrminos un 1 en un rengln
distinto de la tabla de verdad, considerando la suma de todos ellos, se obtiene una
funcin que vale 1 en todos los renglones de la tabla y es, por lo tanto, igual a 1.
http://campusvirtual.unpaz.edu.ar
76
Dicha tabla tambin exhibe en una columna bajo qu nica condicin de las
venables (es decir, en que nico rengln de la tabla de verdad) cada maxitrmino toma
el valor 0. Se observar, que cada variable que en el maxitrmino aparece sin invertir,
figura en la columna mencionada como un 0, mientras con un 0, mientras que aquellas
http://campusvirtual.unpaz.edu.ar
77
Si = P i
78
X=S0.S2.S4.S7
E inclusive, usando el smbolo productoria () y una notacin ms compacta,
tambin como:
X= S(0, 2, 4, 7)
Esta metodologa para obtener la expresin algebraica de una funcin cuya tabla
de verdad es conocida puede generalizarse fcilmente, generalizacin que recibe el
nombre de Teorema general de los maxitrminos, el que establece que:
Toda funcin lgica puede ser expresada como el producto de los maxitrminos
correspondientes a los renglones de la tabla de verdad en que dicha funcin vale 0.
De acuerdo al procedimiento descripto, una funcin, por tener una nica tabla de
verdad, tiene tambin una nica forma de expresarse como producto de maxitrminos.
Al ser esta expresin nica para una funcin dada, puede ser utilizada como una forma
normalizada de expresar dicha funcin, por lo que recibe el nombre de segunda forma
cannica.
Este teorema tiene dos corolarios:
S0.S1.S2.S3.S4.S5.S6.S7 = 0
Esto es as porque aportando cada uno de los maxitrminos un 0 en un rengln
distinto de la tabla de verdad, considerando el producto de todos ellos se obtiene
una funcin que vale 0 en todos los renglones de la tabla y es, por lo tanto, igual
a 0.
http://campusvirtual.unpaz.edu.ar
79
http://campusvirtual.unpaz.edu.ar
80
http://campusvirtual.unpaz.edu.ar
81
.
Ya, que no observa que coinciden en ellos, las variables D (en ambos, casos
esta invertida), C (en ambos casos, est en forma normal) y A (invertida en ambos,
casos), mientras que la variable B esta invertida en un caso y en el otro no.
Si en una expresin que busquemos simplificar estuviese presente la suma de
ambos miniterminos, podra intentarse una simplificacin sacando factor comn de
aquellas variables en que coinciden, obtenindose lo siguiente, tras una simple
manipulacin algebraica que no requiere mayor explicacin:
. + = ( + ) = . 1 =
Se observa, entonces, que la suma de 2 minitrminos adyacentes condujo a un
nico trmino (un producto de orden 1), el que slo conserva las variables comunes a
los mnitrminos, habiendo desaparecido la variable que no tenan en comn. Se notar
que ste es un caso de la propiedad de adyacencia que habamos analizado en un
apartado anterior.
Este resultado no es en modo alguno particular: la suma de todo par de
minitrminos adyacentes conduce a un producto de orden 1 cuya expresin es mucho
ms simple que la suma de partida. Por eso un proceso de simplificacin puede
encararse a partir de la expresin de la funcin a simplificar como suma de minitrminos,
seguida de un proceso de inspeccin para determinar pares de minitrminos adyacentes
cuya suma pueda simplificarse.
El proceso de identificar minitrminos adyacentes puede realizarse a partir de la
expresin cannica, pero resultara mucho ms simple s se utilizase un mtodo grfico
equivalente (como por ejemplo el diagrama de Venn), especialmente s el diagrama
permitiese detectar las adyacencias existentes por simple golpe de vista.
As ocurre, efectivamente. Recordemos el diagrama de Venn de 3 variables de
la figura 2-6 que ac reproducimos por conveniencia. En l habamos identificado a cada
uno de los sectores all formados con un minitrmino.
http://campusvirtual.unpaz.edu.ar
82
83
En l se ha identificado el minitrmino:
http://campusvirtual.unpaz.edu.ar
84
= + +
Su tabla de verdad, deducida en su momento, era:
Y finalmente, se llega a:
http://campusvirtual.unpaz.edu.ar
85
Ya hemos visto que se puede representar muy fcilmente una expresin lgica
del tipo Suma de Productos mediante el diagrama de Venn, ya que slo se deben marcar
aquellos sectores que se corresponden con los diferentes productos presentes en la
expresin. Lo mismo es tambin vlido para el mapa de Karnaugh, con la diferencia que
en el diagrama de Venn la marcacin se acostumbra a realizar mediante algn tipo de
sombreado, mientras que en el mapa de Karnaugh, tratndose de una tabla de verdad,
los casilleros se marcan inscribiendo en su interior un 1.
http://campusvirtual.unpaz.edu.ar
86
3) Un producto de orden 2, es decir aquel al que le faltan dos variables, dado que
dichas variables pueden tomar, en conjunto, 4 valores distintos, se representa
por 4 casilleros conteniendo un 1. Dichos casilleros estarn dispuestos en una
de las 4 configuraciones siguientes posibles:
a) en forma de cuadrado de 2x2
b) en forma de una hilera de 4
c) como los 4 vrtices de un rectngulo de 2x4 (apaisado o esbelto)
d) como los 4 vrtices de un cuadrado de 4x4
En la figura que sigue se ejemplifican estos cuatro casos utilizando sendos
mapas de 4 variables.
http://campusvirtual.unpaz.edu.ar
87
4) Un producto de orden 3, es decir aquel al que le faltan tres variables, dado que
dichas variables pueden tomar, en conjunto, 8 valores distintos, se representa
por 8 casilleros conteniendo un 1. Dichos casilleros estarn dispuestos en una
de las 2 configuraciones siguientes posibles.
a) en forma de un rectngulo de 2x4 (apaisado o esbelto)
b) en forma de los lados opuestos de un cuadrado de 4x4.
En la figura que sigue se ejemplifican estos dos casos para el caso de un mapa
de Karnaugh de 4 variables. Tratndose de productos de orden 3 entre 4 variables, al
faltar 3 de ellas, el producto se degenera, quedando una nica variable.
Con estas herramientas podemos representar en forma simple una funcin lgica
cualquiera a partir de su expresin algebraica como suma de productos. Para ilustrar el
procedimiento, retomemos la funcin X que utilizramos como ejemplo en el apartado
anterior, para representarla en el mapa de Karnaugh directamente a partir de su
http://campusvirtual.unpaz.edu.ar
88
= + +
El mapa de Karnaugh es el que se da a continuacin. En l:
El lector podr comprobar que este mapa coincide con el visto en el apartado
anterior, a excepcin de los grupos que ac se dibujaron y, en esa oportunidad no. En
realidad, los grupos no suelen explicitarse en la prctica profesional, cuando se trata de
la mera representacin de una funcin lgica. Si as se lo ha hecho ac, ha sido
exclusivamente por razones didcticas. Sin embargo, volveremos al tema del
agrupamiento cuando en el apartado siguiente veamos simplificacin de funciones
lgicas empleando el mapa de Karnaugh.
Del mapa anterior surge una observacin de inters: uno de los unos del mapa
figura en el mismo por un doble motivo, porque dos de los productos lo generan.
Naturalmente el casillero correspondiente debe contener un nico 1 ya que 1 + 1 = 1.
Una observacin similar a sta se realiz en este mismo captulo, al analizar la figura 27, que era justamente el diagrama de Venn de esta misma funcin X, y donde uno de
los sectores apareca con un doble rayado por idntica circunstancia.
http://campusvirtual.unpaz.edu.ar
89
que los implicantes son productos del mayor orden posible (o sea con el mayor
faltante de variables posible)
Para cumplir con este ltimo propsito, gracias a que los productos de diverso
orden tienen configuraciones de unos en el mapa que son caractersticas y que se han
visto en el apartado anterior, el mapa de Karnaugh provee un medio visual de reconocer
grupos de unos que pueden ser reemplazados por un nico producto. De acuerdo a lo
visto en el apartado anterior, los grupos de unos que pueden as ser simplificados son:
2 unos adyacentes
2 unos en los extremos de una hilera de 4
4 unos formando un cuadrado de 2x2
4 unos formando una hilera
4 unos ubicados como los vrtices de un rectngulo de 2x4
4 unos ubicados como los vrtices de un cuadrado de 4x4
8 unos en forma de un rectngulo de 2x4
8 unos en forma de los lados opuestos de un cuadrado de 4x4.
Las reglas para simplificar funciones a partir del mapa de Karnaugh podran
expresarse de la siguiente forma:
1. Formar grupos de unos simplificables buscando que el nmero de grupos sea el
menor posible, pero consiguiendo que todos los unos sean miembros de al menos
un grupo (pudiendo pertenecer a dos o ms, si as conviniese para mayor
simplificacin). Los unos que no puedan agruparse con otros por carecer de
adyacentes, revistarn como un grupo de un nico miembro.
2. Comprobar que ninguno de los grupos formados sea englobable en un grupo
simplificable de mayor nmero de miembros. Todo grupo que no cumpla esta
condicin debe ser reemplazado por ese grupo mayor (al que le corresponder un
producto de mayor orden y, por lo tanto, de menos variables y consiguiente menor
costo).
3. Comprobar que todos los grupos formados incluyan, al menos, un 1 que no est
incluido en otros grupos. Todo grupo que no cumpla esta condicin debe ser
descartado (ya que su eliminacin cumple el objetivo expresado en el paso 1 de
obtener el mnimo nmero de grupos que logre que todos los unos sean miembros
de algn grupo).
4. A cada grupo formado cumpliendo con los pasos precedentes le corresponder un
producto donde figuren como factores slo aquellas variables que son comunes a
todos los miembros del grupo. As:
si cierta variable vale 1 para todos los integrantes del grupo, dicha variable
aparecer en el producto en forma normal.
si cierta variable vale 0 para todos los integrantes del grupo, dicha variable
aparecer en el producto en forma negada.
si cierta variable vale 1 para algunos integrantes del grupo, y 0 para otros,
dicha variable no aparecer en el producto.
5. La expresin mnima del tipo Suma de Productos de la funcin dada ser la suma
de los productos determinados en el paso anterior.
Por ejemplo, sea la siguiente funcin, en la que ya se ha realizado el agrupamiento.
http://campusvirtual.unpaz.edu.ar
90
+
Quizs las reglas recin dadas sean algo ingenuas, en el sentido que
descuidan algunos de los problemas que pueden presentarse en su utilizacin. Pero
igualmente haremos uso de ellas en varios ejemplos para ilustrar su empleo, tras lo que
podremos perfeccionarlas una vez puestas en evidencia sus limitaciones.
. +
La funcin se obtiene fcilmente con la adicin de los
productos que corresponden a los 2 grupos marcados
. +
Como uno de los unos est aislado, figura como un grupo
de un solo miembro, por lo que su producto
correspondiente es un minitrmino.
+ +
Pudiendo un 1 participar de ms de un grupo a los
fines de una mayor simplificacin, es correcto hacerlo
as.
+
Sera incorrecto tomar, en lugar del cuadrado (que da lugar
a un producto de orden 2), al grupo de 2 unos de la
segunda fila (que origina un producto de orden 1 y por
ende con una letra ms).
Este ltimo ejemplo nos recuerda (paso 2 de las reglas antes vistas) que cuando
se agrupa un cierto nmero de unos, se debe comprobar que los mismos unos no
pueden agruparse junto a otros en un grupo mayor porque, si es as, debe usarse el
grupo mayor. Se define como implicante primo a un grupo simpiificable que no est
http://campusvirtual.unpaz.edu.ar
91
+
Ac hubiese sido un error agrupar los dos unos de la
derecha sin advertir que los mismos no son un implicante
primo, pues pueden agruparse de a 4, con los que estn
en el otro extremo.
En este ltimo ejemplo se exhibe la forma en que se suele representar un grupo
que incluye elementos ubicados en extremos opuestos del mapa. El grupo no suele
dibujarse como un lazo completo, sino que la unin de sus dos partes queda implcita
en las lneas abiertas. El ejemplo que sigue usa tambin esta simbologa.
. +
An cuando puede formarse un grupo con los dos unos
a la izquierda de la primera fila, ello es innecesario pues
todos los unos de la funcin ya estn cubiertos. Su
inclusin conducira a una expresin menos simple pues
tendra un trmino ms.
Este ltimo ejemplo nos recuerda (paso 3 de las reglas) que no deben aparecer
en la expresin todos los grupos que se pueden formar en el mapa sino solo los
estrictamente necesarios para cubrir a toda la funcin, no considerando aquellos grupos
que slo incluyen unos ya incluidos en otros grupos.
. + + +
En este caso, parecido al ejemplo anterior, no debe
tomarse el grupo de 4 unos centrales que sobrara. Sin
embargo, al resolver el mapa parece natural comenzar
formando ese grupo, equivocacin inducida por su
tamao mayor que el del resto.
http://campusvirtual.unpaz.edu.ar
92
+ + .
En este caso, los implicantes esenciales bastaron para
expresar a la funcin. En particular, el haber procedido
primero con los trminos esenciales evit comenzar
agrupando la hilera de 4 de la segunda fila, ipic una vez.
completado el agrupamiento podra no haberse advertido
que resulta totalmente innecesaria.
. + . + +
En este caso hay presentes tres implicantes esenciales
que no bastan para cubrir la funcin, restando sin figurar
en ella el tercer 1 de la segunda fila. Es por ello que fue
necesario agregar, a los implicantes esenciales, un
cuarto implicante. Si bien el mapa muestra que se agrup
el uno faltante con su adyacente ubicado inmediatamente
abajo de l. tambin se hubiese podido agruparlo con su
adyacente a la izquierda.
. + . + +
En este caso no hay implicantes esenciales, por lo que
puede comenzarse por cualquier grupo. Este ejemplo
tambin tiene dos soluciones, pero la segunda es muy
diferente a la que ac se expone. Se deja a cargo del
lector obtenerla.
Por todo lo visto, estamos en condiciones de dar una nueva y mejor versin de
las reglas vistas ms arriba para simplificar funciones lgicas como Suma de Productos
mediante el mapa de Karnaugh:
1. Formar los grupos correspondientes a todos los implicantes primos esenciales
que tenga la funcin (si es que tiene alguno). En los casos en que con los
implicantes esenciales no se alcance a agrupar todos los unos de la funcin,
agregar los implicantes primos no esenciales que sean necesarios para ello,
tratando de que su nmero sea mnimo.
2. A cada grupo as formado le corresponder un producto donde figuren como
factores slo aquellas variables que son comunes a todos los miembros del
grupo. As;
si cierta variable vale 1 para todos los integrantes del grupo, dicha
variable aparecer en el producto en forma normal.
si cierta variable vale 0 para todos los integrantes del grupo, dicha
variable aparecera en el producto en forma negada.
http://campusvirtual.unpaz.edu.ar
93
= . + +
Y ahora, despejando Y pasando de miembro la negacin que la afecta:
= . + +
Y ahora aplicando la ley de Shannon que, recordemos, estipulaba que la
negacin de una funcin cualquiera es igual a la funcin dual de la misma con las
variables independientes negadas, la negacin que cubre todo el segundo miembro
puede eliminarse si se reemplaza lo que hay bajo dicha barra por el dual (esto es, se
remplazan los productos por sumas y viceversa) y se invierten todas las variables (es
http://campusvirtual.unpaz.edu.ar
94
= ( + + )( + )( + + )
Esta es una expresin tipo Producto de Sumas que, de todas las de su tipo, debe
ser la ms simple, ya que se ha obtenido a partir de la expresin minimizada de la
funcin negada. Vemos entonces que el mapa de Karnaugh permite tambin minimizar
este tipo de expresiones.
Sin embargo, en la prctica la expresin mnima como Producto de Sumas no
se obtiene exactamente con el mtodo expuesto, ya que suelen saltearse algunas
etapas. Por ejemplo, no se traza el mapa de Karnaugh de la funcin invertida para
agrupar los unos de sta, sino que se agrupan directamente los ceros de la funcin
original. Las reglas normalmente empleadas son los siguientes:
1. Agrupar en forma ptima los ceros de la funcin a simplificar.
2. Cada grupo se corresponde con una suma, donde cada una de las variables que
interviene en ella est invertida con relacin a la forma como aparecera si se
tratase de un grupo de unos. Es decir:
si cierta variable vale 1 para todos los integrantes del grupo, dicha
variable aparecer en la suma en forma negada.
si cierta variable vale 0 para todos los integrantes del grupo, dicha
variable aparecer en la suma en forma normal.
= ( + + )( + )( + + )
http://campusvirtual.unpaz.edu.ar
95
la compuerta AND
la compuerta OR
la compuerta inversora
la compuerta NAND
http://campusvirtual.unpaz.edu.ar
96
la compuerta NOR
la compuerta XOR
la compuerta XNOR
la compuerta buffer
la compuerta de transmisin
3.2.1.2. La compuerta OR
La compuerta OR (tambin llamada en forma castellanizada compuerta O) es el
dual de la compuerta AND, y se define como el circuito lgico de 2 o ms variables de
entrada que cumple la funcin suma lgica (es decir, la operacin OR) entre ellas, esto
es, que presenta un 1 a su salida slo cuando alguna(s) de sus entradas est(n) en
estado 1. As, la figura 3-2 muestra el smbolo de uso habitual para representar a las
compuertas OR, ejemplificado para el caso de una compuerta de 2 entradas y la tabla
de verdad correspondiente.
http://campusvirtual.unpaz.edu.ar
97
Figura 3-4 - Circuito equivalente, smbolo y tabla de verdad de una compuerta NAND
98
. = +
Y esta expresin indica que la salida de la compuerta NAND tambin puede
expresarse con la suma de sus entradas negadas, por lo que tambin admite como
circuito equivalente el de una compuerta OR con todas sus entradas negadas, es decir,
una compuerta OR precedida de inversores en todas sus entradas.
Surgen, entonces, un nuevo circuito equivalente y n nuevo smbolo (que
denominaremos alternativos) para esta compuerta, los que se muestran en la figura
siguiente, donde en el smbolo alternativo hemos vuelto a usar el indicador de negacin,
pero esta vez asociado a las entradas.
Dado que los smbolos normal y alternativo para la compuerta NAND son
equivalentes y puede utilizarse indistintamente uno u otro, cabe preguntarse sobre la
ventaja de tener dos smbolos. Si bien uno slo bastara para todos los circuitos, hay
casos en que uno de los dos smbolos muestra ms claramente la funcin que realiza
la compuerta y, en esos casos, debera ser el preferido. Veamos a continuacin dos de
esos casos.
En primer lugar, recordemos que hemos definido una compuerta NAND como
aquella que presenta un 0 en su salida slo cuando todas sus entradas estn en estado
1, pero que tambin poda ser definida, alternativamente, como aquella cuya salida est
en 1 cuando alguna(s) de sus entradas esta(n) en 0. Es comn asociar las palabras
alguna de las entradas y todas las entradas a una OR y una AND respectivamente,
mientras que los trminos est en 0 o est en 1 a la presencia o ausencia
respectivamente de un indicador de inversin en la correspondiente entrada o salida.
En esas condiciones, el smbolo normal de la NAND dice que la salida est en 0
cuando todas las entradas estn en 1, mientras que el smbolo alternativo dice que la
que salida est en 1 cuando alguna de las entradas est en 0. Por lo tanto, en cada caso
se debera preferir el smbolo que ms se corresponda con la forma en que se prefiere
visualizar el funcionamiento de la compuerta.
En segundo lugar, el smbolo alternativo tambin tiene su campo de aplicacin
al dibujar circuitos complejos que incluyen varias compuertas interconectadas. En esos
casos se prefiere utilizar los smbolos alternativos en aquellos lugares del circuito donde,
al hacerlo, se logra que en ambos extremos de una conexin (o en ninguno de ellos)
aparezcan indicadores de negacin, pues en ese caso la accin de ambas inversiones
puede cancelarse mentalmente, y el circuito resulta ms fcil de analizar. As, la figura
siguiente muestra un mismo circuito que emplea tres compuertas NAND, pero dibujado
de dos formas distintas: en la primera se ha utilizado el smbolo normal de esas
compuertas, mientras que en la segunda se ha hecho empleado el smbolo alternativo
para una de ellas, logrando que en ambos extremos de las conexiones entre las
compuertas haya indicadores de negacin.
http://campusvirtual.unpaz.edu.ar
99
Figura 3-6 - Ejemplo en que se saca ventaja del uso de la simbologa alternativa
Figura 3-7 - Inversor, compuerta AND y compuerta OR realizadas con compuertas NAND
Una compuerta NAND que tenga todas sus entradas en paralelo y conectadas a
una nica variable, por aplicacin de la propiedad de idempotencia (A.A=A), se
comporta como un inversor de esa nica variable.
Una compuerta NAND (en este caso por mayor claridad representada por su
smbolo alternativo) precedida en cada una de sus entradas por sendos
inversores (cada uno de ellos hecho a su vez por medio de una compuerta
NAND), da lugar al equivalente de una compuerta OR.
http://campusvirtual.unpaz.edu.ar
100
Figura 3-8 - Circuito equivalente, smbolo y tabla de verdad de una compuerta NOR.
http://campusvirtual.unpaz.edu.ar
101
Una compuerta NOR que tenga todas sus entradas en paralelo y conectadas a
una nica variable, por aplicacin de la propiedad de idempotencia (A+A=A), se
comporta como un inversor de esa variable.
Una compuerta NOR (en este caso representada por su smbolo alternativo para
mayor claridad) precedida en cada una de sus entradas por sendos inversores
(cada uno de ellos hecho a su vez por medio de una compuerta NOR), da lugar
al equivalente de una compuerta AND.
Ya en el captulo 2 habamos deducido las expresiones que daban la funcin Oexclusiva, que eran las expresiones cannicas que se dan a continuacin, pues no
haba simplificacin posible.
= +
= ( + )( + )
Si se requiriese realizar una funcin O-exclusiva empleando convencionalmente
las compuertas bsicas o universales, es fcil comprobar que se necesitaran 5
compuertas para realizar cualquiera de las dos expresiones anteriores. Es por ello muy
til, cuando se necesita realizar la funcin O-exclusiva, disponer de un tipo de compuerta
que la implementa directamente.
http://campusvirtual.unpaz.edu.ar
102
= ((()))
Expresin que puede ser realizada con compuertas XOR de la forma que
muestra la figura 3-12.
= ()()
Expresin que puede ser la realizada con compuertas XOR de la forma que
muestra la figura 3-13.
Los circuitos que muestran las dos figuras anteriores realizan ambos la funcin
deseada, empleando el mismo material (ambos requieren 3 compuertas XOR). De
hecho nos interesa comparar ambas figuras para determinar si uno de los dos circuitos
es preferible con respecto al otro, aunque no por razones de economa ya que, como
acabamos de ver, ambos circuitos emplean el mismo material y ninguno puede
considerarse desde ese punto de vista, ms econmico que el otro. Pero analicemos la
velocidad de operacin, lo que nos permitir sacar algunas conclusiones generales,
vlidas para todo tipo de compuertas.
An cuando hemos considerado hasta aqu a las compuertas como dispositivos
ideales cuyas salidas reaccionan instantneamente a los cambios en sus entradas, en
la prctica ello no es as y las salidas de las compuertas reales reaccionan con un ligero
atraso a un cambio en sus entradas, como se ver ms adelante. La magnitud de ese
atraso es caracterstica de cada compuerta real y se denomina tiempo de propagacin
http://campusvirtual.unpaz.edu.ar
103
http://campusvirtual.unpaz.edu.ar
104
http://campusvirtual.unpaz.edu.ar
105
106
Figura 3-18 - Esquematizacin del Teorema de Shannon. Ambos circuitos son equivalentes
Por ejemplo, una compuerta AND resulta equivalente a una compuerta OR (su
dual) con todas las entradas y salidas de esta compuerta negadas. De acuerdo con esto,
http://campusvirtual.unpaz.edu.ar
107
http://campusvirtual.unpaz.edu.ar
108
http://campusvirtual.unpaz.edu.ar
109
http://campusvirtual.unpaz.edu.ar
110
= + +
La que puede implementarse con compuertas AND-OR de la manera que
muestra la figura 3-23:
http://campusvirtual.unpaz.edu.ar
111
http://campusvirtual.unpaz.edu.ar
112
AND-OR
NAND-NAND
NOR-OR
OR-NAND
Las variables de entrada se ingresan al circuito en una forma que depende de las
compuertas empleadas:
en el caso del circuito NOR-OR las variables se ingresan en forma invertida con
relacin a como figuran en la expresin, excepto aquellas que inciden
directamente en la compuerta OR de segundo nivel que no deben invertirse.
http://campusvirtual.unpaz.edu.ar
113
= + +
La expresin se presta directamente para
ser implementada con compuertas ANDOR.
A partir de la Suma de Productos, a cada
producto se le aplica De Morgan al revs.
= + + = + + + +
La expresin se presta directamente para
ser implementada con NOR-OR
= + + = + + = . .
= . . = ( + )( + )
La expresin resultante de cualquiera de los
dos mtodos (es la misma) se presta
directamente para ser implementada con
compuertas OR-NAND
= ( + + )( + )
La que puede implementarse con compuertas AND-OR de la manera que
muestra la figura 3-27.
http://campusvirtual.unpaz.edu.ar
114
http://campusvirtual.unpaz.edu.ar
115
OR-AND
NO-NOR
NAND-AND
AND-NOR
Las variables de entrada se ingresan al circuito en una forma que depende de las
compuertas empleadas:
el caso del circuito OR-AND las variables se ingresan dc la misma forma como
figuran en la expresin que se est implementando
http://campusvirtual.unpaz.edu.ar
116
= ( + )( + + )
La expresin se presta directamente para ser
implementada con compuertas OR-AND
= ( + )( + + ) = . . .
= . . . = . + .
2) O, a partir de la expresin del
casillero superior si aplica De Morgan
slo a las sumas parciales
= + + + + = . + .
La expresin resultante de cualquiera de los
dos mtodos (es la misma) se presta
directamente para ser implementada con
compuertas AND-NOR
http://campusvirtual.unpaz.edu.ar
117
2)
3)
OR-OR => OR
4)
5)
6)
7)
8)
NOR-NAND => OR
http://campusvirtual.unpaz.edu.ar
118
A.10.2 Multiplexores
Un circuito multiplexor (MUX) es un elemento que conecta una cantidad dada
de entradas a una salida nica. En la figura A.22 se muestra el diagrama en bloques y
la tabla de verdad de un multiplexor de 4 entradas y una salida. La salida F adopta el
valor correspondiente a la entrada de datos seleccionada por las lneas de control A y
B. Por ejemplo, si AB = 00, el valor que aparece en la salida es el que corresponde a la
entrada D0. El circuito Y-0 correspondiente se muestra en la figura A.23.
Figura A.22 Diagrama en bloques y tabla de verdad para un multiplexor de 4 entradas de datos.
http://campusvirtual.unpaz.edu.ar
119
http://campusvirtual.unpaz.edu.ar
120
Figura A.25 Una funcin de tres variables implementada con un multiplexor de cuatro entradas de
datos.
A.10.3 Demultiplexores
Un demultiplexor (DEMUX) es un circuito que cumple la funcin inversa a la de
un multiplexor. La figura A.26 ilustra el diagrama en bloques correspondiente a un
demultiplexor de cuatro salidas, cuyas entradas de control son A y B, y su
correspondiente tabla de verdad. Un demultiplexor enva su nica entrada de datos D a
una de sus salidas Fi de acuerdo con los valores que adopten sus entradas de control.
La figura A.27 muestra el circuito de un de multiplexor de cuatro salidas.
http://campusvirtual.unpaz.edu.ar
121
A.10.4 - Decodificadores
Un decodfcador traduce una codificacin lgica hacia una ubicacin espacial.
En cada momento, solo una de las salidas del decodificador est en el estado activo (1
lgico), segn lo que determinen las entradas de control. La figura A.28 muestra el
diagrama en bloques y la tabla de verdad de un decodificador de 2 entradas a 4 salidas,
cuyas entradas de control son A y B. El diagrama lgico correspondiente a la
implementacin del decodificador se muestra en la figura A.29. Un circuito decodificador
puede usarse para controlar otros circuitos, aunque a veces puede resultar inadecuado
habilitar cualquiera de esos otros circuitos. Por esa razn, se incorpora en el circuito
decodificador una lnea de habilitacin, la que fuerza todas las salidas a nivel 0 (inactivo)
cuando se le aplica un 0 en la entrada. (Ntese la equivalencia lgica entre el
demultiplexor con su entrada en 1 y el decodificador.)
http://campusvirtual.unpaz.edu.ar
122
El semisumador
Se denomina semisumador a un circuito que admite dos bits como entrada y genera
como salida:
http://campusvirtual.unpaz.edu.ar
123
sumador completo
http://campusvirtual.unpaz.edu.ar
124
Figura A.38 Sumador de cuatro bits implementado con sumadores completos conectados en cascada.
.
http://campusvirtual.unpaz.edu.ar
125
Q=S+q
BIESTABLES, CIRCUITOS SECUENCIALES EN MODO FUNDAMENTAL
Si suponemos que inicialmente la entrada S est en 0 y tambin lo est la salida
Q, el circuito perdura en ese estado mientras no haya un cambio en S. Si S pasa a ser
1, esto pone a la salida Q en 1, tomando tambin este valor la entrada q a la que esta
salida est conectada. Por consiguiente, an cuando vuelva S a 0, la salida
permanecer en estado 1 por estarlo as la entrada retroalimentada. El circuito es capaz,
entonces, de memorizar si es que en el pasado alguna vez fue 1 la entrada S.
Ntese que, en este circuito, cuando S est en 0, la salida pueda estar en dos
estados estables diferentes 1 o 0, dependiendo de si estuvo alguna vez S en 1 o no,
respectivamente. Esta biestabilidad de la salida es la que da el nombre de biestables a
los circuitos que de l se derivan, como los que pasamos a ver a continuacin.
Un circuito de memoria como el descripto tiene el inconveniente de que la nica
forma que hay para hacerle "olvidar" su pasado es retirarle la tensin de alimentacin,
por ejemplo apagando el equipo. Esto no slo es imprctico sino que tampoco es
selectivo, ya que borra la memoria de todos los circuitos similares que hubiera en el
equipo. Una forma ms prctica de lograr que "olvide" es bloqueando su salida por
medio de un circuito apropiado. Esto puede lograrse, como muestra la figura 6-2,
mediante una compuerta AND gobernada por medio de una seal R o reset (por
"reponer", en ingls, y que en castellano puede tambin traducirse como borrar o
despejar). As, si R est en 0 la salida de la compuerta OR est habilitada y el circuito
se comporta de la manera ya dicha, mientras que si R est en 1 la salida Q pasa a ser
http://campusvirtual.unpaz.edu.ar
126
http://campusvirtual.unpaz.edu.ar
127
Se notar que este circuito no es totalmente diferente al de la figura 6-2, sino que
es similar pero toma la salida Q de la salida de la compuerta OR en vez de tomarlo,
como en el caso anterior, de la salida de la compuerta AND. Este cambio introduce
ciertas modificaciones, tanto a la ecuacin correspondiente como al comportamiento del
circuito, que veremos a continuacin.
La ecuacin correspondiente a la figura anterior y que surge directamente de la
misma, es la siguiente:
Q = S +.q
Si bien este circuito se comporta muy similarmente al de la figura 6-2, se
diferencia de l cuando ambas entradas S y R estn en 1, caso en que, segn se obtiene
reemplazando en la ecuacin anterior, la salida va a 1. Se recordar que, en la prctica,
las seales S y R suelen ser excluyentes; sin embargo, si se aplicaran ambas
simultneamente a este circuito, como la salida va a 1, es decir, que se impone el set,
este biestable a veces es denominado biestable SR con set prioritario, y tiene la
siguiente tabla caracterstica.
Tambin este circuito es realizable con contactos y rels para hacer un circuito
de arranque y parada, pero normalmente no es empleado porque resultara de arranque
http://campusvirtual.unpaz.edu.ar
128
= ( + ) +
Esta expresin, tiene dos sumas negadas, puede implementarse por medio de
dos compuertas NOR. Procediendo de la manera conocida pero dndole al circuito un
aspecto simtrico, se llega al circuito siguiente.
Figura; Biestabie SR hecho con compuertas NOR y con sus dos salidas.
Las dos salidas no pueden ser simultneamente 1, porque en ese caso ambas
NOR tendran una de sus entradas en 1 (la conectada a la salida de la otra NOR),
y sus salidas deberan ser 0, en contradiccin con la suposicin de que ambas
eran 1. Este caso es, entonces, imposible.
http://campusvirtual.unpaz.edu.ar
129
Las dos salidas no pueden ser simultneamente 0, porque en ese caso ambas
NOR tendran que tener alguna entrada en 1; y como no lo seran las entradas
que estn conectadas a la salida de la otra NOR que estamos postulando que
seran 0, ello exigira que tanto S como R fuesen 1, y como esta condicin ha
sido excluida, este caso es, entonces, prohibido.
Pero para llegar a un circuito similar hecho con compuertas NAND se pudo haber
partido de la ecuacin correspondiente al biestabie SR con set prioritario, que era:
Q = S + .q
O, transformndola algebraicamente:
= . .
Como esta ecuacin contiene dos productos negados, el circuito respectivo
puede realizarse mediante 2 compuertas NAND. El nuevo circuito resultante para el
biestabie SR es otro circuito simtrico con dos salidas, las que nuevamente son una la
negacin de la otra mientras se asegure que las entradas S y R no pueden ser 1
simultneamente. El circuito es el de la figura 6-6. Ntese que las entradas pasan a ser
S negada y R negada, por lo que no es infrecuente que este circuito deba ser
complementado con dos inversores.
http://campusvirtual.unpaz.edu.ar
130
Existe ms de una manera de plantear un flip flop S-R, por lo que el uso de
compuertas NOR interconectadas es solo una de esas configuraciones. Puede
implementarse un flip flop S-R utilizando dos compuertas NAND interconectadas, caso
en el cual el estado de reposo es el que corresponde a S=R-1. Con el uso del teorema
de DeMorgan, se pueden convertir las compuertas NOR de un flip flop S-R en
compuertas Y, segn se ve en la figura A.43. Operando con inversores, se reemplazan
las compuertas Y por compuertas NAND, y luego se invierten los sentidos activos de S
y de R para eliminar los inversores de entrada remanentes.
Figura A.43 Conversin de un flip flop S-R implementado con compuertas NOR en una implementacin
con compuertas NAND.
http://campusvirtual.unpaz.edu.ar
131
http://campusvirtual.unpaz.edu.ar
132
133
Un flip flop activado por nivel puede cambiar sus estados en forma continua
cuando la seal de reloj est en su estado activo (alto o bajo, segn como se haya
diseado el flip flop). Un flip flop activado por flanco solo cambia en una transicin
creciente o decreciente de la seal de reloj. En algunos textos no suele aparecer el
smbolo del tringulo en la entrada de reloj para distinguir entre flip flops activados por
flanco y por nivel, e indican una forma u otra de funcionamiento de alguna manera no
muy definida. En la prctica, la notacin no es demasiado rigurosa. En este texto se
utiliza el smbolo triangular en la entrada de reloj, haciendo ver tambin el tipo de flip
flop a partir de la forma en que se lo utiliza.
http://campusvirtual.unpaz.edu.ar
134
Otra vez, puede surgir algn inconveniente cuando en un flip flop J-K se tienen
las dos entradas J y K en 1 y se lleva la seal de sincronismo a su estado activo. En
esta situacin, el flip flop puede cambiar de estado ms de una vez mientras el reloj est
en su estado alto. Esta es otra situacin en la que se hace apropiado el uso de un flip
flop J-K de estructura maestro-esclavo. El esquema de un flip flop J-K maestro-esclavo
se ilustra en la figura A.51. El problema de la oscilacin infinita se resuelve con esta
configuracin, aun cuando la misma crea otro inconveniente. Si se mantiene una entrada
en nivel alto durante un tiempo dado mientras la seal de reloj se encuentra activa,
aunque fuese porque se encuentre en una transicin previa a establecerse, el flip flop
puede llegar a ver el 1 como si fuera una entrada vlida. La situacin se resuelve si se
eliminan los riesgos en los circuitos que controlan las entradas.
Se puede resolver el problema de la captura de unos por medio de la
construccin de flip flops activados por flanco, en los que el estado de la entrada se
analiza solo en las transiciones del reloj (de alto a bajo si el circuito se activa por flanco
negativo o de bajo a alto si se trata de un flip flop activado por flanco positivo), instantes
en los cuales las entradas deberan estar estables.
La figura A.52 ilustra la configuracin de un flip flop D activado por flanco
negativo. Cuando la entrada de reloj est en su estado alto, los circuitos de entrada
entregan ceros al flip flop S-R principal (de salida). La entrada D puede cambiar una
cantidad arbitraria de veces, an con la seal de sincronismo activa, sin afectar el estado
del circuito principal.
http://campusvirtual.unpaz.edu.ar
135
Cuando el reloj pasa a su estado bajo, el estado del circuito principal solo se ve afectado
por los estados estables de los circuitos de entrada. Con el reloj en su estado bajo, aun
cuando la entrada D cambie, el circuito principal no se ve afectado.
Introduccin
ORGANIZACIN Y ARQUITECTURA
Cuando se describe un computador, frecuentemente se distingue entre
arquitectura y organizacin. Aunque es difcil dar una definicin precisa para estos
trminos, existe un consenso sobre las reas generales cubiertas por cada uno de ellos
(por ejemplo, vase; VRAN80, SIEW82, y BELL78a).
La arquitectura de computadores se refiere a los atributos de un sistema que son
visibles a un programador, o para decirlo de otra manera, aquellos atributos que tienen
un impacto directo en la ejecucin lgica de un programa. La organizacin de
computadores se refiere a las unidades funcionales y sus interconexiones, que dan lugar
a especificaciones arquitectnicas. Entre los ejemplos de atributos arquitectnicos se
encuentran el conjunto de instrucciones, el nmero de bits usados para representar
varios tipos de datos (por ejemplo, nmeros, caracteres), mecanismos de E/S y tcnicas
para direccionamiento de memoria. Entre los atributos de organizacin se incluyen
aquellos detalles de hardware transparentes al programador, tales como seales de
http://campusvirtual.unpaz.edu.ar
136
http://campusvirtual.unpaz.edu.ar
137
FUNCIONAMIENTO
Tanto la estructura como el funcionamiento de un computador son en esencia
sencillos. La Figura 1.1 seala las funciones bsicas que un computador puede llevar a
cabo. En trminos generales hay solo cuatro:
Procesamiento de datos
Almacenamiento de datos
Transferencia de datos
Control
El computador, por supuesto, tiene que ser capaz de procesar datos. Los datos
pueden adoptar una gran variedad de formas, y el rango de los requisitos de procesado
es amplio. Sin embargo, veremos que hay solo unos pocos mtodos o tipos
fundamentales de procesado de datos.
http://campusvirtual.unpaz.edu.ar
138
http://campusvirtual.unpaz.edu.ar
139
ESTRUCTURA
La Figura 1.3 es la representacin ms sencilla posible de un computador. El
computador es una entidad que interacta de alguna manera con su entorno externo.
En general, todas sus conexiones con el entorno externo pueden ser clasificadas como
http://campusvirtual.unpaz.edu.ar
140
Pero tiene ms inters en este libro la estructura interna del computador mismo,
que mostramos, en su nivel ms alto, en la Figura 1.4. Hay cuatro componentes
estructurales principales:
http://campusvirtual.unpaz.edu.ar
141
Cada uno de estos componentes ser analizado con detalle en la Parte Tres,
donde veremos que la complejidad aumenta con el uso de tcnicas de organizacin
paralelas y de segmentacin de cauce. Finalmente, hay varias aproximaciones para la
implementacin de la unidad de control; una de las aproximaciones ms comunes es la
implementacin microprogramada. Bsicamente, una unidad de control
microprogramada acta ejecutando microinstrucciones que definen la funcionalidad de
la unidad de control. Con esta aproximacin, la estructura de la unidad de control puede
http://campusvirtual.unpaz.edu.ar
142
PUNTOS CLAVE
Los aspectos clave del diseo de los buses son el arbitraje (si el
permiso para enviar las seales a travs de las lneas del bus se
controla de forma centralizada o distribuida); la temporizacin (sin
las seales del bus se sincronizan mediante un reloj central o se
envan asincronamente): y la anchura (nmero de lneas de
direccin y datos).
http://campusvirtual.unpaz.edu.ar
143
http://campusvirtual.unpaz.edu.ar
144
http://campusvirtual.unpaz.edu.ar
145
http://campusvirtual.unpaz.edu.ar
146
http://campusvirtual.unpaz.edu.ar
147
Tanto las instrucciones como los datos son de 16 bits. As, es conveniente
organizar la memoria utilizando posiciones de 16 bits, o palabras. El formato de
instruccin indica que puede haber 24 =16 cdigos de operacin (codops) diferentes, y
se pueden direccionar directamente hasta 212= 4096 (4K) palabras de memoria.
La Figura 3.5 ilustra la ejecucin de una parte de un programa, mostrando las
partes relevantes de la memoria y los registros de la CPU. El fragmento de programa
suma el contenido de la palabra de memoria en la direccin 940 con el contenido de la
palabra de memoria en la direccin 941 y almacena el resultado en esta ltima posicin.
Se requieren tres instrucciones, que consumen tres ciclos de captacin y tres de
ejecucin:
1. El contador de programa (PC) contiene el valor 300. la direccin de la primera
instruccin. Esta instruccin (el valor hexadecimal 1940) se carga en el registro
de instruccin (IR). Obsrvese que este proceso implicara el uso del registro de
direccin de memoria (MAR) y el registro de datos de memoria (MBR). Por
simplicidad, se han ignorado estos registros intermedios.
2. Los primeros cuatro bits de IR (primer dgito hexadecimal) indican que el
acumulador (AC) se va a cargar. Los restantes 12 bits (tres dgitos
hexadecimales) especifican la direccin (940) que se va a cargar.
3. El registro PC se incrementa, y se capta la siguiente instruccin (5941) desde la
direccin 301.
4. El contenido anterior de AC y el de la posicin de memoria 941 se suman, y el
resultado se almacena en AC.
http://campusvirtual.unpaz.edu.ar
148
http://campusvirtual.unpaz.edu.ar
149
Operacin con los datos (DO, Data Operand): realiza la operacin indicada
en la instruccin.
http://campusvirtual.unpaz.edu.ar
150
INTERRUPCIONES
Prcticamente todos los computadores disponen de un mecanismo mediante el
que otros mdulos (E/S, memoria) pueden interrumpir el procesamiento normal de la
CPU. La Tabla 3.1 enumera las clases de interrupciones ms comunes. La naturaleza
especfica de estas interrupciones se examina en este libro ms tarde, especialmente
en los Captulos 7 y 12. Sin embargo, necesitamos introducir el concepto ahora para
comprender ms claramente la esencia del ciclo de instruccin y los efectos de las
interrupciones en la estructura de interconexin. En este momento, el lector no necesita
conocer los detalles de la generacin y el procesamiento de las interrupciones, sino
solamente concentrarse en la comunicacin entre mdulos que resultan de las
interrupciones.
Tabla 3.1. Clases de interrupciones.
Programa
Temporizacin
E/S
Fallo de hardware
http://campusvirtual.unpaz.edu.ar
151
http://campusvirtual.unpaz.edu.ar
152
http://campusvirtual.unpaz.edu.ar
153
http://campusvirtual.unpaz.edu.ar
154
http://campusvirtual.unpaz.edu.ar
155
http://campusvirtual.unpaz.edu.ar
156
http://campusvirtual.unpaz.edu.ar
157
http://campusvirtual.unpaz.edu.ar
158
http://campusvirtual.unpaz.edu.ar
159
http://campusvirtual.unpaz.edu.ar
160
Procesador: el procesador lee instrucciones y datos, escribe datos una vez los
ha procesado, y utiliza ciertas seales para controlar el funcionamiento del
sistema. Tambin puede recibir seales de interrupcin.
http://campusvirtual.unpaz.edu.ar
161
Las lneas de datos proporcionan un camino para transmitir datos entre los
mdulos del sistema. El conjunto constituido por estas lneas se denomina bus de datos.
El bus de datos puede incluir entre 32 y cientos de lneas, cuyo nmero se conoce como
anchura del bus de datos. Puesto que cada lnea solo puede transportar un bit cada vez,
el nmero de lneas determina cuntos bits se pueden transferir al mismo tiempo, La
anchura del bus es un factor clave a la hora de determinar las prestaciones del conjunto
del sistema. Por ejemplo, si el bus de datos tiene una anchura de ocho bits, y las
instrucciones son de 16 bits, entonces el procesador debe acceder al mdulo de
memoria dos veces por cada ciclo de instruccin.
Las lneas de direccin se utilizan para designar la fuente o el destino del dato
situado en el bus de datos. Por ejemplo, si el procesador desea leer una palabra (8, 16
o 32 bits) de datos de la memoria, sita la direccin de la palabra deseada en las lneas
de direcciones. Claramente, la anchura del bus de direcciones determina la mxima
capacidad de memoria posible en el sistema. Adems, las lneas de direcciones
generalmente se utilizan tambin para direccionar los puertos de E/S. Usualmente, los
bits de orden ms alto se utilizan para seleccionar una posicin de memoria o un puerto
de E/S dentro de un mdulo. Por ejemplo, en un bus de 8 bits, la direccin 01111111 e
inferiores haran referencia a posiciones dentro de un mdulo de memoria (el mdulo 0)
con 128 palabras de memoria, y las direcciones 10000000 y superiores designaran
dispositivos conectados a un mdulo de E/S (mdulo 1).
Las lneas de control se utilizan para controlar el acceso y el uso de las lneas
de datos y de direcciones. Puesta que las lneas de datos y de direcciones son
compartidas por todos los componentes, debe existir una forma de controlar su uso. Las
seales de control transmiten junto rdenes como informacin de temporizacin entre
los mdulos del sistema. Las seales de temporizacin indican la validez de los datos y
las direcciones. Las seales de rdenes especifican las operaciones a realizar. Algunas
lneas de control tpicas son;
http://campusvirtual.unpaz.edu.ar
162
Escritura en memoria (Memory write): hace que el dato del bus se escriba en
la posicin direccionada.
Escritura de E/S (I/O write): hace que el dato del bus se transfiera a travs del
puerto de E/S direccionado.
Lectura de E/S (E/S read): hace que el dato del puerto de E/S direccionado se
site en el bus.
Peticin de bus (Bus request): indica que un mdulo necesita disponer del
control del bus.
Cesin de bus (Bus grant): indica que se cede el control del bus a un mdulo
que lo haba solicitado.
http://campusvirtual.unpaz.edu.ar
163
http://campusvirtual.unpaz.edu.ar
164
http://campusvirtual.unpaz.edu.ar
165
Tipo
Dedicado
Multiplexado
Mtodo de arbitraje
Centralizado
Distribuido
Temporizacin
Sncrono
Asncrono
Direccin
Datos
Lectura
Escritura
Lectura-modificacin- escritura
Lectura-despus de escritura
Bloque
Tipos de buses. Las lneas del bus se pueden dividir en dos tipos genricos:
dedicadas y multiplexadas. Una lnea de bus dedicada est permanente asignada a una
funcin o a un subconjunto fsico de componentes del computador.
http://campusvirtual.unpaz.edu.ar
166
http://campusvirtual.unpaz.edu.ar
167
http://campusvirtual.unpaz.edu.ar
168
http://campusvirtual.unpaz.edu.ar
169
http://campusvirtual.unpaz.edu.ar
170
3.5. PCI
El bus PCI (Peripheral Component Interconnect. Interconexin de Componente
Perifrico) es un bus muy popular de ancho de banda elevado, independiente del
procesador, que se puede utilizar como bus de perifricos o bus para una arquitectura
de entreplanta. Comparado con otras especificaciones comunes de bus, el PCI
proporciona mejores prestaciones para los subsistemas de E/S de alta velocidad (por
ejemplo, los adaptadores de pantalla grfica, los controladores de interfaz de red, los
controladores de disco, etc.). El estndar actual permite el uso de hasta 64 lneas de
datos a 66 MHz, para una velocidad de transferencia de 528 MB. o 4.224 Gbps. Pero
no es precisamente su elevada velocidad la que hace atractivo al PCI. El PCI ha sido
diseado especficamente para ajustarse, econmicamente a los requisitos de E/S de
los sistemas actuales; se implementa con muy pocos circuitos integrados y permite qu
otros buses se conecten al bus PCI.
Intel empez a trabajar en el PCI en 1990 pensando en sus sistemas basados
en el Pentium. Muy pronto Intel cedi sus patentes al dominio pblico y promovi la
creacin de una asociacin industrial, la PCI SIG (de Special Interest Group), para
continuar el desarrollo y mantener la compatibilidad de las especificaciones del PCI. El
resultado ha sido que el PCI ha sido ampliamente adoptado y se est incrementando su
uso en los computadores personales, estaciones de trabajo, y servidores. Puesto que
las especificaciones son de dominio pblico y estn soportadas por una amplia banda
de la industria de procesadores y perifricos, los productos PCI fabricados por
compaas diferentes son compatibles.
El PCI est diseado para permitir una cierta variedad de configuraciones
basadas en microprocesadores, incluyendo sistemas tanto de uno como de varios
procesadores. Por consiguiente, proporciona un conjunto de funciones de uso general.
Utiliza temporizacin sncrona y un esquema de arbitraje centralizado.
La Figura 3.22a muestra la forma usual de utilizar el bus PCI en un sistema
monoprocesador. Un dispositivo que integra el controlador de DRAM y el adaptador al
bus PCI proporciona el acoplamiento al procesador y la posibilidad de generar datos a
velocidades elevadas. El adaptador acta como un registro de acoplo (buffer) de datos
puesto que la velocidad del bus PCI puede diferir de la capacidad de E/S del procesador.
En un sistema multiprocesador (Figura 3.22b), se pueden conectar mediante
adaptadores una o varias configuraciones PCI al bus de sistema del procesador. Al bus
de sistema se conectan nicamente las unidades procesador/cach, la memoria
principal y los adaptadores de PCI. De nuevo, el uso de adaptadores mantiene al PCI
independiente de la velocidad del procesador y proporciona la posibilidad de recibir y
enviar datos rpidamente.
http://campusvirtual.unpaz.edu.ar
171
http://campusvirtual.unpaz.edu.ar
172
Denominacin
Tipo
Descripcin
Terminales de sistema
CLK
in
RST#
In
t/s
C/BE[3:0]#
t/s
PAR
t/s
s/t/s
IRDY#
s/t/s
TRDY#
s/t/s
STOP#
s/t/s
LOCK#
s/t/s
IDSEL#
in
DEVSEL#
in
Terminales de arbitraje
REQ#
t/s
GNT#
t/s
s/t/s
SERR#
o/d
http://campusvirtual.unpaz.edu.ar
173
Terminales de arbitraje: a diferencia de las otras lneas de seal del PCI, estas
no son lneas compartidas. En cambio, cada maestro del PCI tiene su par propio
de lneas que lo conectan directamente al rbitro del bus PCI.
Reconocimiento de interrupcin
Ciclo especial
Lectura de E/S
Escritura en E/S
Lectura d memoria
http://campusvirtual.unpaz.edu.ar
174
Tipo
Descripcin
Terminales de interrupcin
INTA#
o/d
INTB#
o/d
INTC#
o/d
INTD#
o/d
SBO#
in/out
SDONE
in/out
t/s
C/8E[7:4]
t/s
REQ64#
s/t/s
ACK64#
s/t/s
PAR 64
t/s
in
TDI
in
Entrada de test. Utilizada para introducir bit a bit los datos y las
instrucciones de test en el dispositivo a testear.
TDO
out
Salida de test. Utilizada para obtener bit a bit los datos y las
instrucciones de test desde el dispositivo testeado.
TMS
in
TRS#
in
in = Seal de entrada
out = Seal de salida
t/s = Seal de E/S, bidireccional, tri estado
s/t/s = Seal tri-estado activada solo por un dispositivo en cada momento
o/d =Drenador abierto: permite que varios dispositivos lo compartan como en una OR cableada
# =La seal se activa en et nivel inferior de tensin (activa en baja)
http://campusvirtual.unpaz.edu.ar
175
Para memoria no
transferible a cach
Lectura de memoria
Secuencia de la mitad o
menos de una lnea
Secuencia de ms de media
de lnea y menos de tres
lneas de cach
Secuencia de ms de tres
lneas de cach
Secuencia de ms de doce
ciclos de transferencia de
datos
TRANSFERENCIAS DE DATOS
Toda transferencia de datos en el bus PCI es una transaccin nica que consta
de una fase de direccionamiento y una o ms fases de datos. En esta discusin, se
ilustra una operacin de lectura tpica; las operaciones de escritura se producen de
forma anloga.
La Figura 3.23 muestra la temporizacin de una operacin de lectura. Todos los
eventos se sincronizan en las transiciones de bajada del reloj, cosa que sucede a la
mitad de cada ciclo de reloj. Los dispositivas del bus interpretan las lneas del bus en
http://campusvirtual.unpaz.edu.ar
176
http://campusvirtual.unpaz.edu.ar
177
ARBITRAJE
El bus PCI utiliza un esquema de arbitraje centralizado sncrono en el que cada
maestro tiene una nica seal de peticin (REQ) y cesin (GNT) del bus. Estas lneas
se conectan a un rbitro central (Figura 3.24) y se utiliza un simple intercambio de las
seales de peticin y cesin para permitir el acceso al bus.
La especificacin PCI no indica un algoritmo particular de arbitraje. El rbitro
puede utilizar un procedimiento de primero-en llegar-primero-en servirse, un
procedimiento de cesin cclica (round- robn), o cualquier clase de esquema de
prioridad. El maestro del PCI establece, para cada transferencia que desee hacer, si
tras la fase de direccin sigue una o ms fases de datos consecutivas.
http://campusvirtual.unpaz.edu.ar
178
d) El maestro del bus A muestra GNT-A al comienzo del ciclo de reloj 2 y conoce
que se le ha cedido el acceso al bus. Adems, encuentra IRDY y TRDY
desactivados, indicando que el bus est libre. En consecuencia, activa FRAME
y coloca la informacin de direccin en el bus de direcciones y la orden
correspondiente en las lneas C/BE (no mostradas). Adems mantiene activa
REQ-A, puesto que tiene que realizar otra transferencia despus de la actual.
http://campusvirtual.unpaz.edu.ar
179
http://campusvirtual.unpaz.edu.ar
180
Bibliografa
MURDOCCA, Miles J. Principios de Arquitectura de Computadoras Apndice A; Lgica Digital Pag. 441 a 491 - Apndice B Simplificacin
de circuitos lgicos Pag. 499 a 535 -
http://campusvirtual.unpaz.edu.ar
181
http://campusvirtual.unpaz.edu.ar
182