Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Paper Modulos IP PDF
Paper Modulos IP PDF
Abstract
En este trabajo se presentar una
descripcin del proceso para la implementacin de
Mdulos IP en un proyecto Xilins, la comparacin
de los mdulos IP existentes en diferentes FPGA,
adems se realizara una aplicacin ilustrativa.
Palabras claves FPGA, Mdulos IP,SPARTAN 3E500 .
I. INTRODUCCIN
Los bloques de propiedad intelectual o IP cores
(Intellectual Property) son bloques de lgica o de datos
que se utiliza en la fabricacin de una matriz de puertas
programables (FPGA) o un circuito integrado de
aplicacin especfica ( ASIC ) para un producto.
Es un dispositivo
semiconductor
que contiene
bloques de logica.
las FPGA
surgen como
una evolucin
de las PAL y
los CPLD.
FPGA
se utilizan en
aplicaciones
similares a
los ASICs sin
embargo son
ms lentas
tienen la ventaja
de ser
reprogramable
XCO
EDN / NGC
Dentro de
una FPGA se
puede incluir
la
funcionalidad
de varios
circuitos
integrados la
cual puede
ser
desarrollada
uno mismo o
adquirida a
travs de
terceros.
SYM
Debido a que
estas
funcionalidad
es son como
componentes
electrnicos,
pero sin su
parte fsica,
se les suele
llamar
componentes
virtuales.
En la
industria se
les conoce
como
bloques de
propiedad
intelectual o
IP cores
(Intellectual
Property).
TIPOS DE IP
CORES
Soft-Core
Cdigo sintetizable.
Hard-Core
Descripcin fsica.
Firm-Core
Ilustracin 6 Tipos de IP
Crear un nuevo
proyecto
Escogemos la
configuracin de
nuestra FPGA
En la Ventana New
Source Wizard
seleccionamos la
opcin IP core y le
damos un nombre a
nuestro proyecto.
Escogemos el IP
core que queremos
usar y damos clic
en Aceptar
En la ventana de
Configuracin de la
IP escogida,
establecemos los
parmetros que
necesitemos para
nuestra aplicacin
Al crearse el
software principal
generador produce
una combinacin
de varios archivos
y los coloca en el
directorio
especificado para
su uso en su
proyecto ISE.
Luego creamos un
nuevo modelo
VHDL
Configuramos la
interface para que
se comunique con
la IP.
Abrimos el archivo
.vho que se genera
en la ipcore_dir y
se copia la
declaracin del
componente y la
instanciacin.
Luego se realiza la
sntesis, se asignan
las direcciones de
la FPGA y se graba
el proyecto.
IV. CONCLUSIONES
V. REFERENCIAS
2VsZWN0cm9uaWNhfGd4OjMxNWQwMT
E3ZDJkZjg2Mw
Autores
Cindy Alejandra Bez Rivera:
Nacin en Ibarra el 17 de
Septiembre de 1992, realizo sus
estudios en la Unidad Educativa
Sagrado Corazn de Jess,
obteniendo su ttulo de Bachiller en
Especialidad Fsico Matemtico en
el 2010; actualmente cursa sexto
semestre de la carrera de Ingeniera Electrnica
Automatizacin y Control en la Escuela Politcnica del
Ejercito.
Mara
Andrea
Crdenas
Obando
naci en Quito,
Ecuador el 20 de Agosto del
1992. Realiz sus estudios
primarios
y secundarios en
Unidad Educativa La Salle,