Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Tema08 CircCombinacionales PDF
Tema08 CircCombinacionales PDF
CIRCUITOS
COMBINACIONALES
http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg
8.1. Introduccin
8.2. Definicin de circuito combinacional
8.3. Anlisis de circuitos combinacionales
8.4. Sntesis y diseo de circuitos combinacionales
8.5. BLOQUES FUNCIONALES COMBINACIONALES
Codificadores
Decodificadores
Multiplexores y Demultiplexores
8.1. INTRODUCCIN
Est formado por funciones lgicas elementales ( AND, OR, NAND, NOR, etc. )
Codificadores, decodificadores
Multiplexores, demultiplexores
8.1. INTRODUCCIN
Los sistemas o circuitos combinacionales pueden ser representados mediante una tabla
de verdad o mediante las expresiones ya vistas anteriormente (formas cannicas, como
suma de productos o producto de sumas).
Toda funcin lgica puede implementarse en un circuito o sistema combinacional.
Anlisis del circuito: dado el esquema circuital obtener sus ecuaciones para
simplificarlas y obtener la especificacin literal de su funcionamiento.
Sntesis o diseo del circuito: Dada una especificacin literal, obtener un circuito que la
satisfaga (generalmente bajo unos criterios de optimizacin).
8.2. ANALISIS
Dado el esquema circuital del sistema (nivel de puertas lgicas), el anlisis del sistema
consiste en:
Importante: el anlisis debe conducir a una solucin nica (por ejemplo, en una tabla de verdad).
La estructura del circuito viene dada por su diagrama lgico formado por puertas lgicas cuyo
comportamiento lo determina el smbolo que lo representa
Un circuito combinacional se analiza determinando la salida de los elementos lgicos que lo
constituyen ( normalmente puertas lgicas), partiendo de las variables de entrada y avanzando
en el sentido de la seal hacia la salida.
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
8.2. ANALISIS
Partiendo de las puertas de entrada y progresando hacia las salidas a travs de los
diferentes "niveles" del circuito lgico.
Un nivel representa cada paso por una puerta y la de salida es el primer nivel.
Las puertas cuya salida alimentan al primer nivel, constituyen el segundo nivel, y as
sucesivamente.
x
y
xy
xz
x y + x z + zt
x
z
z
t
( y + t )( x y + x z + zt )
zt
( y + t )( xy + xz + zt ) + yz
y+t
y
yz
z
4 nivel
3er nivel
2 nivel
1er nivel
8.2. ANALISIS
Una vez realizado este primer paso, la funcin puede aparecer como suma de productos o
como producto de sumas, pero ninguna de las dos formas tiene porqu ser cannica.
En general, la funcin puede aparecer de otra forma, dependiendo del nmero de niveles,
pero todas deben de conducirnos al mismo mapa de Karnaugh.
Con el mapa de Karnaugh, la funcin puede ser simplificada y obtenida su tabla de verdad.
A partir de esta tabla de verdad ser ya inmediato dar la funcin de forma literal
(proposicin).
ejemplo N 1
D. Pardo, et al. 1999
8.2. ANALISIS
Si el circuito est construido con puertas NAND, NOR su anlisis se hace de forma
anloga.
8.2. ANALISIS
8.3. SINTESIS
La sntesis del sistema consiste en que: Dada una especificacin literal, obtener un
circuito que la satisfaga, generalmente bajo unos criterios de optimizacin.
10
8.3. SINTESIS
Obtendremos la funcin como una suma de productos (minterms) o bien como un producto de
sumas (con los maxterms).
NOTA: la forma cannica conduce a una realizacin o implementacin en dos niveles.
La tcnica de simplificacin puede modificarse para obtener, por ejemplo, una economa de
puertas. En particular esto puede ocurrir en dos situaciones frecuentes:
Cuando se desea generar simultneamente varias salidas (varias funciones)
Cuando se desea obtener el circuito en tres niveles que, en algunos casos, resulta
ventajoso sobre el de dos niveles.
No existen reglas concretas para obtener una expresin ptima.
Finalmente se realiza la implementacin de la expresin aceptada como ptima mediante
puertas lgicas.
AND y OR
NAND. Aqu es donde interviene el tipo de lgica a utilizar.
11
8.3. SINTESIS
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
12
8.3. SINTESIS
Implementacin total
del circuito con
puertas AND, OR Y
NOT
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
13
8.3. SINTESIS
14
8.3. SINTESIS
Para obtener una red o circuito con tres niveles puede seguirse el principio
siguiente:
De modo que si algunos "0" se toman como 1" (y lo propio para los maxterm)
puede obtenerse una expresin ms simple de la funcin mediante los mapas
de Karnaugh.
Las ventajas de esta sntesis suelen ser, reducir el nmero de entradas por
puerta y en algunos casos no necesitar complementacin de las entradas.
15
8.3. SINTESIS
Implementacin multifuncin
considerando que pueden existir trminos comunes a todas las funciones y que
pueden por tanto generarse una sola vez.
Estos trminos comunes podrn ser obtenidos considerando la funcin producto de las
funciones (caso de pretender obtenerlas como suma de productos) o mediante la
funcin suma (en caso de pretender obtenerlas como producto de sumas).
16
17
CODIFICADORES
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
18
CODIFICADORES
Su cometido es la generacin de un
nmero binario sobre sus n salidas que
identifique cul de las entradas est
activada.
En la figura observamos un codificador
de octal a binario sin prioridad, cuya
tabla de verdad es:
De la tabla de verdad, podemos extraer
las expresiones lgicas para las tres
salidas.
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
A2 = ( 4 +5 + 6 + 7 )
A1 = ( 2 +3 + 6 + 7 )
A0 = ( 1 +3 + 5 + 7 )
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
19
CODIFICADORES
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
Codificador decimal-BCD
(sin prioridad)
A= ( 8 + 9 )
B = ( 4 +5 + 6 + 7 )
C = ( 2 +3 + 6 + 7 )
D = ( 1 +3 + 5 + 7 + 9 )
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
20
CODIFICADORES
Funcionan codificando la entrada activa de mayor valor decimal sin tener en cuenta las dems).
Ejemplo: Codificador 74148 (de octal a binario) activo por bajos.
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
21
CODIFICADORES
Diagrama lgico de un
codificador 74148
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
22
DECODIFICADORES
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
23
DECODIFICADORES
Implementando cada
una de las 4 salidas,
obtenemos el circuito:
http://upload.wikimedia.org/wikipedia/commons/thumb/f/fc/
Decoder_Example.svg/500px-Decoder_Example.svg.png
24
Entradas
DECODIFICADORES
Salidas
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
25
DECODIFICADORES
26
DECODIFICADORES
Decodificador BCD:decimal
(4 lneas de entrada y 10 lneas de salida).
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
http://azul2.bnct.ipn.mx/clogicos/codificadores_decodificadores/graficos(.gif)/UNID2_45.gif
27
DECODIFICADORES
Dado que el decodificador genera los productos cannicos (minterms) de un conjunto de variables
binarias aplicadas a sus entradas.
Podemos usarlo para generar funciones lgicas.
Ejemplo:
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
28
MULTIPLEXORES
Un multiplexor es un sistema digital que consta de varias entradas y una salida, y
mediante un mecanismo de seleccin, una determinada entrada se transfiere a la salida.
Una definicin ms formal de multiplexor sera la de un circuito combinacional con:
La seleccin del canal de entrada se realiza con el nmero binario puesto en la entrada de seleccin.
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
29
MULTIPLEXORES
De modo que para generar una funcin de tres variables necesitamos un multiplexor de 8 a 1.
Ejemplo: queremos generar la funcin
C
B
A
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
30
MULTIPLEXORES
Seleccionadas n-1 de las n variables, para cada conjunto de ellas, la salida puede tomar uno
de los cuatro valores siguientes:
0", cualquiera que sea el valor de la n-sima variable
1", cualquiera que sea el valor de la n-sima variable
C, es decir el valor que toma la n-sima variable
C, el complementario.
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
31
MULTIPLEXORES
Ejemplo n 2:
f = m(3,4,5,6,7,12,13,14)
D. Pardo, et al. 1999
Entradas
x
a0
0
t
1
1
0
0
1
a7
Multiplexor
81
x y z
Variables de seleccin
32
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
una entrada J
n entradas de seleccin
2n salidas. La informacin J se puede hacer aparecer en
cualquiera de las salidas aplicando a las entradas de seleccin
la combinacin binaria adecuada.
33
GENERADOR/DETECTOR DE PARIDAD
Siendo :
http://3.bp.blogspot.com/_js6wgtUcfdQ/R6vn4TT0kPI/AAAAAAAACP4/xDh
cOd7SI3o/s400/arbol_de_paridad_4_bits.png
34
COMPARADORES BINARIOS
Es un circuito combinacional que compara nmeros
binarios de una cierta cantidad de bits activando a su
salida:
G (great) si es mayor
L (low) si es menor
E (equal) si son iguales.
Tabla de verdad y
circuito lgico del
COMPARADOR
BINARIO
http://digitale.galeon.com/comparadores.htm
http://digitale.galeon.com/comparadores.htm
http://digitale.galeon.com/comparadores.htm
35
Agradecimientos
Daniel Pardo Collantes, rea de Electrnica, Departamento de Fsica Aplicada
de la Universidad de Salamanca.
Referencias
Pardo Collantes, Daniel; Bailn Vega, Lus A., Elementos de
Electrnica.Universidad de Valladolid. Secretariado de Publicaciones e
Intercambio Editorial.1999.
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
http://upload.wikimedia.org/wikipedia/commons/thumb/f/fc/Decoder_Example.svg
/500px-Decoder_Example.svg.png
http://digitale.galeon.com/comparadores.htm
http://3.bp.blogspot.com/_js6wgtUcfdQ/R6vn4TT0kPI/AAAAAAAACP4/xDhcOd7SI3o/s400/a
rbol_de_paridad_4_bits.png
36