Arquitecturas de instrucciones.

Actualmente existen dos diferentes tecnologas que son base para la elaboracin de los
microprocesadores. A continuacin, se definen estas dos tecnologas.

Arquitectura CISC. Computadoras con un conjunto de instrucciones complejo

(Complex Instruction Set Computer).

Arquitectura RISC. Computadoras con un conjunto de instrucciones reducido

(Reduced Instruction Set Computer).

Los atributos complejo y reducido son descripciones muy generales de las dos arquitecturas,
sin embargo, cuentan con varias caractersticas propias que las hacen muy diferentes entre s.

Arquitectura CISC
Este tipo de arquitectura se caracteriza por tener un conjunto de instrucciones amplio y por
permitir operaciones complejas. Estas instrucciones compuestas se decodifican internamente
y se ejecutan por medio de microinstrucciones. Para realizar una instruccin los
microprocesadores CISC requieren de varios ciclos de reloj (entre cuatro a diez ciclos).
Algunas de las ventajas de la arquitectura CISC:

Gran cantidad de instrucciones.

Instrucciones complejas.

Instrucciones de longitud variable.

Arquitectura RISC
Este tipo de arquitectura se caracteriza por permitir que solo las instrucciones load y store
(carga y almacenamiento) accedan a la memoria de datos. Estos microprocesadores
posibilitan la segmentacin y el paralelismo en la ejecucin de instrucciones.
Algunas de las ventajas de la arquitectura RISC:

Cada instruccin puede ser ejecutada en un solo ciclo de CPU.

Instrucciones ms cortas, menos tiempo de acceso a memoria.

Compiladores ms sencillos y eficientes.

Arquitectura de uso de memoria

Existen dos arquitecturas relacionadas con el uso y distribucin de la memoria, a
continuacin, se describen:

Arquitectura Von Neumann

En esta arquitectura se utiliza el mismo dispositivo de almacenamiento tanto para las
instrucciones como para los datos. Es decir, la CPU, est conectada a una memoria principal
nica donde se guardan las instrucciones del programa y los datos. A dicha memoria se
accede a travs de un sistema de buses nico.

Al tener solo un bus, el microprocesador se hace lento en su respuesta, ya que necesita

finalizar la transferencia de datos de una instruccin para poder buscar una nueva instruccin.

Arquitectura Harvard
Este tipo de arquitectura utiliza dispositivos de almacenamiento separados, uno para los datos
y otro para las instrucciones.
Se puede decir que la CPU est conectada a dos memorias por medio de dos buses diferentes.
Ambos buses son totalmente independientes lo que permita a la CPU acceder de forma
independiente y simultnea a la memoria de datos y de instrucciones.

Taxonoma de Flynn
Michael J. Flynn propuso una clasificacin
de arquitecturas de computadores a la que se
le conoce como taxonoma de Flynn,
tambin conocida como clasificacin del
paralelismo:
Dicha

taxonoma

distingue

entre

instrucciones y datos, mismos que pueden

ser simples o mltiples.
SISD: Single Instruction, Single Data

La CPU procesa nicamente una instruccin por cada ciclo de reloj.

nicamente un dato es procesado en cada ciclo de reloj.

Ejemplo: Maquinas con uni-procesador tradicionales como el PC.

SIMD: Single Data, Multiple Data

Todas las unidades ejecutan la misma instruccin.

Cada unidad procesa un dato distinto.

Se utiliza en situaciones de paralelismo redundante.

MISD: Multiple Instruction, Single Data

Cada unidad ejecuta una instruccin distinta.

Todas las unidades procesan el mismo dato.

Se utiliza para realizar operaciones que pueden ser paralelizadas de manera natural.
MIMD: Multiple Instruction, Multiple Data

Cada unidad ejecuta una instruccin distinta.

Cada unidad procesa un dato distinto.

Los sistemas distribuidos suelen clasificarse como arquitecturas MIMD.

Sistemas de Multiprocesadores
Consisten en una computadora con ms de un procesador.
Existen dos tipos de diseos de sistemas multiprocesador:

Simtrico. Los microprocesadores del sistema comparten los recursos del sistema,
como la entrada-salida de memoria.

Asimtrico. Diferentes microprocesadores gobiernan las distintas tareas y recursos

del sistema.

Modelos arquitectnicos para un multiprocesador:

Multiprocesador ligeramente acoplado. Cuando tienen memorias individuales y no

existe la comparticin de memoria.

Multiprocesador estrechamente acoplado. Cuando poseen una memoria global

compartida por todos los procesadores.

Concurrencia.
Se describe como la operacin de un proceso que empieza antes de que termine la ltima
operacin del proceso en curso. La sincronizacin es el conjunto de restricciones de tiempo
que se imponen sobre las interacciones entre procesos concurrentes.
Modificacin perdida.
Dependencia no comprometida. Es cuando se permite a una transaccin leer un registro que
ha sido puesto al da por otra transaccin y esta ltima no lo ha comprometido; pues si no
est comprometido, existe la posibilidad de que nunca se comprometa, y en cambio, se anule.
Ventaja del multiprocesamiento.
El procesamiento en paralelo es la principal ventaja, donde un solo proceso es separado en
mltiples partes que pueden ejecutarse simultneamente en diversos CPUs.

Unidades Centrales de Procesamiento Segmentadas

Un procesador segmentado, es aquel que divide el proceso de ejecucin de una instruccin
en varias etapas de similar duracin con el objetivo de procesar varias instrucciones
simultneamente, encontrndose cada una en una etapa diferente de su ejecucin. As, se
consigue que un procesador compuesto por N unidades funcionales que trabajan a la vez en
circunstancias ideales, incremente su rendimiento en un factor de N.
Las instrucciones fluyen secuencialmente por las distintas unidades funcionales del
procesador.
El modelo de segmentacin que se aplica es el siguiente:

Bsqueda de la instruccin.

Decodificacin de la instruccin y bsqueda de registro.

Ejecucin.

Memoria (acceso): accede a memoria si es necesario. Carga o almacena.

Escritura de su resultado en el registro destino.

De esta manera, mientras el procesador escribe una instruccin, ejecuta simultneamente la

siguiente, busca los operandos de una tercera, decodifica una cuarta y busca en memoria una
quinta instruccin, logrndose en un caso ideal una aceleracin de cinco para el rendimiento
del chip.
Ventaja.
El aumento del rendimiento se consigue con solo reorganizar las unidades funcionales
existentes, por lo que no supone un incremento de coste para la Unidad de Proceso.
El diseo de la Unidad de Control se complica a medida que aumenta el nmero de etapas y
el grado de concurrencia en la ejecucin de las instrucciones, pero es despreciable si se
compara con el incremento del rendimiento.

Bibliografa
Tanembaum, Andrew S., Organizacin de Computadoras. Un Enfoque Estructurado,
Ed. Prentice Hall.

http://rcmcomputointegrado.blogspot.mx/2012/03/arquitectura-risc-y-cisc.html

http://www.azc.uam.mx/publicaciones/enlinea2/num1/1-2.htm

http://www.ie.itcr.ac.cr/pvega/Project/Documents_SD/Handout%20N3%20CISC%
20y%20RISC.pdf

http://www.fing.edu.uy/tecnoinf/mvd/cursos/arqcomp/material/teorico/arqteorico05.pdf

https://es.wikipedia.org/wiki/Arquitectura_de_von_Neumann

https://es.wikipedia.org/wiki/Arquitectura_Harvard

http://arqui-gr4-her-val-dan-ldro.wikispaces.com/file/view/TaxonomiaFlynn.pdf

https://es.wikipedia.org/wiki/Taxonom%C3%ADa_de_Flynn

http://www.sites.upiicsa.ipn.mx/polilibros/portal/polilibros/p_terminados/PolilibroF
C/Unidad_VI/Unidad%20VI_4.htm

http://sistemasumma.com/2012/02/29/sistemas-multiprocesador/

http://es.slideshare.net/jairoUNT/procesamiento-segmentado-copia

http://www.infor.uva.es/~bastida/Arquitecturas%20Avanzadas/Segment.pdf