CIRCUITOS DIGITALES

UNMSM-FIEE

INTRODUCCIN A LOS CIRCUITOS DE TECNOLOGA DIGITAL

Los circuitos digitales se emplean en productos electrnicos como
videojuegos, hornos microondas, computadoras etc.
Los circuitos digitales han remplazado a los circuitos analgicos en radares,
radios, televisores, equipo de sonido etc.

SEAL_ANALOGICA

SEAL_DIGITAL

Magnitud que vara en forma

contina en el tiempo

Magnitud que vara en forma

discreta en el tiempo

Ejemplo: velocidad, temperatura

Nivel, caudal

Ejemplo: encendido/apagado,
Monedas, libros, lapiceros

SISTEMA ANALGICO: Son dispositivos que manipulan magnitudes

fsicas en forma analgica. Ej.: amplificador de audio.
SISTEMA DIGITAL: Son dispositivos que manipulan magnitudes fsicas
que toman valores discretos. Ej.: lectora CD.
VENTAJAS DEL SISTEMA DIGITAL
1. fcil de disear
2. facilidad de almacenar informacin
3. mayor exactitud y precisin
4. operacin programable
5. inmune al ruido
6. circuitos fciles de integrar
DESVENTAJAS DEL SISTEMA DIGITAL

El mundo real es fundamentalmente analgico

1. Se necesita un convertidor anlogo-digital

2. Es necesario procesar la informacin
3. Es necesario convertir lo digital en anlogo

ING. SALOMON LUQUE GAMERO

Pgina 1

CIRCUITOS DIGITALES

UNMSM-FIEE

SISTEMAS DE NUMERACIN
Es un conjunto ordenado de smbolos llamados dgitos con reglas para
realizar operaciones matemticas.
BASES DE UN SISTEMA DE NUMERACIN
La base de un sistema de numeracin especifica del nmero de dgitos.
Base
10
2
8
16

Dgitos
Nombre
0,1,2,3,4,5,6,7,8,9
decimal
0,1
binario
0,1,2,3,4,5,6,7
octal
0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F hexadecimal

NOTACIN
1. yuxtaposicional: 3261
2. Polinomial:

digito mas significativo (MSB): 3

digito menos significativo (LSB): 1
3
3x10 + 2x102 + 6x101 + 1x100

CONVERSIN ENTRE BASES

1. Conversin de base decimal a otra base
Se obtiene mediante la divisin repetitiva entre el numero base decimal y la
base a convertir
Ej.: Convertir 1410 a base dos: 1110
Convertir 1410 a base ocho: 16
2. Conversin de base binaria a base ocho
Base
8
Base
2

000

001

010

011

100

101

110

111

Convertir 168 a base 2: 001 110 = 1110 (octal a binario)

Convertir 11102 a base 8: 001 110 = 16 (binario a octal)

ING. SALOMON LUQUE GAMERO

Pgina 2

CIRCUITOS DIGITALES

UNMSM-FIEE

3. Conversin de base 2 a base 16

HEXA
BINARIO
HEXA
BINARIO

0
0000
8
1000

1
0001
9
1001

2
0010
A
1010

3
0011
B
1011

4
0100
C
1100

5
0101
D
1101

6
0110
E
1110

7
0111
F
1111

Para realizar la conversin agrupamos en cuatro bits

Convertir 11100112 a base 16: 0111 0011 = 73H
Convertir 73H a base 2: 0111 0011 = 11100112
4. Convertir de cualquier base a base 10
La conversin se realiza en la forma polinomial
Convertir 11102 a base 10: 1x23 + 1x22 + 1x21 + 0x20= 1410
EJERCICIOS: Convertir
10110101 base 10
205 a base 2
12048 a base 10
919 a base 8
2578 a binario
100111010 a octal

7FF a decimal
423 a hexadecimal
9F2 a binario
1110100110 a hexadecimal
73H a octal
1638 a binario

OPERACIONES ARITMETICAS EN BINARIO

Las reglas son idnticas a la base decimal.
SUMA BINARIA
La suma de dos dgitos (bits) origina la suma (S) y el acarreo(C).
El acarreo ocurre cuando la suma es igual o mayor que la base
Operacin
0+0
0+1
1+0
1+1

ING. SALOMON LUQUE GAMERO

C
0
0
0
1

S
0
1
1
1

Pgina 3

CIRCUITOS DIGITALES

UNMSM-FIEE

RESTA BINARIA
La resta de dos bits origina la resta (R) y el prstamo (B)
Operacin
0-0
0-1
1-0
1-1

B
0
1
0
0

R
0
1
1
0

COMPLEMENTO A 1
Se complementa cada bit (0 a 1, 1 a 0)
Hallar 110011, c = 00110
COMPLEMENTO A 2
Primero complementamos a 1 y le sumamos 1
Hallar 110012, c = 00110 + 1 = 00111

EJERCICIOS: Hallar
10110+0111
10001111+000011
11010-00101

10010-01101
1100101, c
1001011, c

ING. SALOMON LUQUE GAMERO

1100112, c
1100012, c

Pgina 4

CIRCUITOS DIGITALES

UNMSM-FIEE

ALGEBRA DE BOOLE
Los sistemas digitales operan en modo binario y usamos el algebra de
Boole para analizar y disear circuitos digitales.
En el algebra de Boole solo se tienen dos valores 0, 1 y estos dgitos no
representan nmeros sino niveles de voltaje o niveles lgicos.
LGICA DGITAL
En lgica positiva tenemos:

Ejemplos:

0: nivel lgico bajo (L)

1: nivel lgico alto (H)

0
Falso
Off
Bajo
No
0 volt
L

1
Verdadero
On
Alto
Si
5 volt
H

OPERACIONES LGICAS BSICAS

Son tres: OR, AND, NOT
Estas operaciones lgicas es posibles construirlas con circuitos digitales
llamadas compuertas lgicas, usando dispositivos electrnicos conectados
de cierta forma que hacen la salida del circuito sea el resultado de una
operacin lgica sobre los valores de la entrada.
TABLA DE VERDAD
Es un medio para describir la manera en que la salida de un circuito lgico
depende de todas las posibles combinaciones de los niveles que haya a la
entrada.
Nmero de combinaciones (entradas) = 2n

ING. SALOMON LUQUE GAMERO

Pgina 5

CIRCUITOS DIGITALES

UNMSM-FIEE

Tabla de verdad de 2 entradas

A y B son entradas, posibles combinaciones: 4, X es salida, 22
A
0
0
1
1

B
0
1
0
1

Tabla de verdad de 3 entradas

Posibles combinaciones: 8, 23
A
B
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
Tabla de verdad de 4 entradas
Posibles combinaciones: 16, 24
A
B
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1

C
0
1
0
1
0
1
0
1

Donde A es el MSB
C
D
X
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1

ING. SALOMON LUQUE GAMERO

Pgina 6

CIRCUITOS DIGITALES

UNMSM-FIEE

COMPUERTAS LGICAS BSICAS

COMPUERTA OR
Operacin lgica: X = A + B
Tabla de verdad
A
B
0
0
0
1
1
0
1
1

X
0
1
1
1

La salida es BAJA si todas sus entradas son BAJAS

Smbolo lgico:

COMPUERTA AND
Operacin lgica: X = A . B = AB
Tabla de verdad
A
B
X
0
0
0
0
1
0
1
0
0
1
1
1
La salida es ALTA si todas sus entradas son ALTAS

Smbolo lgico:

COMPUERTA NOT
Operacin lgica: X = A
Tabla de verdad
A

ING. SALOMON LUQUE GAMERO

Pgina 7

CIRCUITOS DIGITALES

UNMSM-FIEE

La salida es el COMPLEMENTO de la entrada

Smbolo lgico:

Recordando:

EXPRESIONES BOOLEANAS
f1 = AB + C
f2= (A + B) C
f3= A + BC
f4= AB + CD
Halle en los circuitos mostrados a que funcin pertenecen:

EJERCICIOS
1. Hallar la tabla de verdad de f1, f2, f3 , f4
2. Implementar las siguientes funciones:
a. AC + BC+ABC
b. AB + BC
c. (A + B)+ (A+ B)
d. ((AB)C)
ING. SALOMON LUQUE GAMERO

Pgina 8

CIRCUITOS DIGITALES

UNMSM-FIEE

3. Implementar la siguiente funcin: f = ABC (B + D)y Hallar el valor de

la salida cuando A=0, B=1, C=1, D=1
COMPUERTA NOR
Operacin lgica: X = (A + B)
Tabla de verdad
A
0
0
1
1

B
0
1
0
1

X
1
0
0
0

La salida es ALTA si todas sus entradas son BAJAS

Smbolo lgico:

COMPUERTA NAND
Operacin lgica: X = (A . B)

Tabla de verdad
A
0
0
1
1

B
0
1
0
1

X
1
1
1
0

La salida es BAJA si todas sus entradas son ALTAS

Smbolo lgico:

ING. SALOMON LUQUE GAMERO

Pgina 9

CIRCUITOS DIGITALES

UNMSM-FIEE

TEOREMA DE BOOLE
Son reglas que sirven para simplificar expresiones booleanas
11. A + ( B + C ) = (A + B) + C
1. A + 0 = A
12. A(BC) = (AB)C
2. A + 1 = 1
13. A(B + C) = AB + AC
3. A + A = A
14. (A + B)(C + D) = AC + AD +
4. A + A = 1
BC + BD
5. A . 0 = 0
15. A + AB = A
6. A . 1 = 1
16. A + AB = A + B
7. A . A = A
17. A = A
8. A . A = 0
9. A + B = B + A
10. AB = BA
1. Demostrar A + AB = A
A (1 + B) = A . 1 = A
2. Demostrar A + AB = A + B
A + AB + AB = A + B (A + A) = A + B . 1 = A + B
EJERCICIOS
Demostrar que:
Y = ABD + ABD = A B
Z = (A + B) (A + B) = B
X = ACD + ABCD = ACD + BCD
TEOREMA DE MORGAN
(A + B) = A. B
(A . B) = A + B
Ejemplos:
Simplificar (AB + C)
(AB + C) = (AB). C = (A + B) C = (A + B) C= AC + BC
EJERCICIOS
Simplificar
((A + C) (B + D))
(X +Y + Z)
(XYZ)

ING. SALOMON LUQUE GAMERO

Pgina 10

CIRCUITOS DIGITALES

UNMSM-FIEE

CIRCUITOS LGICOS COMBINATORIOS

Llamados tambin circuitos lgicos combinacionales donde el nivel lgico de
la salida depende de la combinacin de los niveles lgicos de la entrada.
UNIVERSALIDAD DE LAS COMPUERTAS NAND Y NOR
Las compuertas NAND y NOR se usan para implementar cualquier operacin
booleana.
Las funciones lgicas pueden convertirse en un solo tipo de compuertas
(NAND o NOR)
Ejemplo:
F1 = BC+AC+AB, implementarlo en compuertas NAND.
F2 = A +BCD,
implementarlo con compuertas NOR.

Halle la compuerta equivalente de cada circuito:

DISEO DE CIRCUITOS LGICOS COMBINATORIOS

Para disear un circuito lgico combinatorio se recomienda seguir los
siguientes pasos.
Ejemplo: Se desea disear un circuito lgico de tres entradas A, B, C;

cuya salida sea ALTA solo cuando la mayor parte de las entradas sean
ALTAS.
1. Elaborar la tabla de verdad de acuerdo al enunciado. Tenemos tres
entradas.

ING. SALOMON LUQUE GAMERO

Pgina 11

CIRCUITOS DIGITALES

A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

UNMSM-FIEE

C
0
1
0
1
0
1
0
1

X
0
0
0
1
0
1
1
1

2. Escribir los trminos AND para los casos donde la salida sea 1 (cuatro
AND)
ABC

ABC

ABC

ABC

3. Sumar las expresiones AND para la salida

X=

ABC + ABC + ABC + ABC

4. Simplificar la expresin de la salida

ABC+ABC+ABC+ABC = ABC+ABC+ABC+ABC+ABC+ABC =
BC (A+A) + AC (B+B) + AB (C +C) = BC + AC + AB
5. Implemente el circuito

Ejemplo: Disee un circuito de cuatro entradas que representa un

nmero binario de 4 bits(A, B, C, D) donde A es el MSB, D el LSB y
produzca una salida ALTA cuando el nmero binario es mayor a 6

1. Tabla de verdad

ING. SALOMON LUQUE GAMERO

Pgina 12

CIRCUITOS DIGITALES
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

UNMSM-FIEE
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

X
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1

2. trminos AND
ABCD, ABCD, ABCD, ABCD, ABCD, ABCD, ABCD, ABCD, ABCD
3. la funcin de salida
X
ABCD+ABCD

=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+

4. Simplificando
X = ABCD+ABC (D+D)+ABC (D+D)+ABC (D+D)+ABC (D+D)
= ABCD+ABC+ABC+ABC+ABC
= ABCD+AB (C+C) +AB (C+C)
= ABCD+AB+AB = ABCD+A (B+B) = ABCD+A = A+BCD
5. Implemente el circuito

ING. SALOMON LUQUE GAMERO

Pgina 13

CIRCUITOS DIGITALES

UNMSM-FIEE

EJERCICIOS
1. Disee un circuito lgico con entradas P, Q, R de forma que la salida
se encuentre en ALTO cuando P=0 cuando Q=R=1
FAMILIA LGICA DE CIRCUITOS INTEGRADOS
Los circuitos integrados digitales estn formados por un conjunto de
dispositivos electrnicos hechos de un material llamador semiconductor
(Silicio), encapsulados en plstico o cermica con terminales (pines) que
permita conectarlo con otros componentes.
El tipo de encapsulado mas usado es del tipo DIP (pines en doble lnea).Estos
terminales pueden ser 14,16.18, 20, pines.
Los IC digitales se clasifican por su nivel de integracin (cuantas
compuertas tiene).
SSI: 12 compuertas
VLSI: de 10000 a 99999
compuertas
MSI: de 12 a 99 compuertas
LSI: de 100 a 9999 compuertas
ULSI: mayor a 100000
Los IC tambin se clasifican por el tipo de familia: TTL, CMOS, etc.
Los TTL se reconocen por la nomenclatura 74XXX
Los CMOS se reconocen por la nomenclatura 74HCXXX, 40XX
Los rangos de voltaje para los niveles lgicos son:
TTL: BAJO =0volt a 0.8 volt, ALTO: 2.0 volt a 5 volt
CMOS: BAJO =0volt a 1.5 volt, ALTO: 3.5 volt a 5 Vol.

SUMA DE PRODUCTOS
Las funciones lgicas pueden presentarse en forma de suma de productos es
decir operadores AND unidos por OR
Ejemplo: ABC+ABC,

AB+ABC+CD+D,

ING. SALOMON LUQUE GAMERO

AB+CD+EF+HL

Pgina 14

CIRCUITOS DIGITALES

UNMSM-FIEE

En una funcin de tres variable la tabla de verdad en suma de productos

tiene la forma
A
B
C
termino designacin
0
0
0
ABC
m0
0
0
1
ABC
m1
0
1
0
AB C
m2
0
1
1
A B C
m3
1
0
0
A B C
m4
1
0
1
A BC
m5
1
1
0
A B C
m6
1
1
1
ABC
m7
A cada uno de estos trminos se le conoce como trminos mnimos o
miniterm y se designa en minscula
Observe que los negados son 0
Tambin podemos representar la funcin en varias formas
Cannica: f1 = ABC+ABC+ABC+ABC+ABC+ABC+ABC+ABC
Sumatoria: f1= SUM (0,1, 2, 3, 4, 5, 6, 7)
Ejemplo: Sea la funcin f cuya tabla de verdad es la siguiente:
A
B
C
X
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
La funcin f esta formado por todos los miniterm donde la funcin es 1
f = m1 + m4 + m7 = ABC + ABC + ABC = SUM (1, 4, 7)
EXPANSIN A TRMINOS MINIMOS
Cada miniterm debe contener todas las variables de la funcin.
Para representar una funcin en trminos mnimos debemos expandir cada
trmino donde falten variables
Ejemplo: Sea la funcin f (p,q,r) = pq +pr +q, expresarla en suma de

productos

ING. SALOMON LUQUE GAMERO

Pgina 15

CIRCUITOS DIGITALES

UNMSM-FIEE

Para expresarla en suma de producto cada minitern debe contener todas las
variables, observamos los trminos de la funcin y necesita expandirse para
obtener la suma de productos.
Solucin: Para cada termino de la funcin.
pq : pq(r +r) = pqr + pqr
pr : pr(q + q) = pqr + pqr
q:
q(p+p) = pq + pq
pq(r +r) = pqr + pqr
pq(r+r) = pqr +pqr
pq+pr+q = pqr+pqr+ pqr + pqr+ pqr + pqr+ pqr +pqr
f = pqr+pqr+pqr+pqr+pqr = m2+m3+m5+m6+m7 = SUM (2, 3, 5, 6, 7)

PRODUCTO DE SUMAS
Otra forma de expresar una funcin lgica es en la forma producto de
sumas y consiste en trminos OR unidos con AND.
Ej.: (A+B+C) (A+C),
(A+B) (C+D) F, (A+C) (B+D) (B+C) (A+D+E)
En una funcin de tres variables la tabla de verdad de un producto de suma
es:
designaci
A
B
C
termino
n
0
0
0
A+B+C
M0
0
0
1
A+B+C
M1
0
1
0
A+B+C
M2
0
1
1
A+B+C'
M3
1
0
0
A+B+ C
M4
1
0
1
A+B+C
M5
1
1
0
A+B+C
M6
1
1
1
A+B+C
M7
A cada uno de estos trminos se le conoce como trminos mximos o
maxiterm y se designa en mayscula
Observe que los negados son 1
Tambin podemos representar la funcin en varias formas
Cannica: F1 = (A+B+C) ( A+B+C) (A+B+C) (A+B+C') (A+B+ C) (A+B+C)
(A+B+C) (A+B+C)
Producto: F1 = PROD (0,1, 2, 3, 4, 5, 6, 7)

ING. SALOMON LUQUE GAMERO

Pgina 16

CIRCUITOS DIGITALES

UNMSM-FIEE

Ej.: Sea la funcin F cuya tabla de verdad es la siguiente:

A
B
C
X
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
La funcin F esta formado por todos los maxiterm donde la funcin es 0
F = M0.M2.M3.M5.M6 = PROD (0, 2, 3, 5, 6)
EXPANSIN A TRMINOS MXIMOS
Los trminos mximos deben contener todas las variables en forma de suma
Para representar una funcin en trminos mximos debe expandirse donde
falten variables.
Ejemplo: Sea la funcin F (A,B.C) = (A+B) (A+C) (B+C), expresarla en suma

de productos.

(A+B) = (A+B) + CC = (A+B+C) (A+B+C)

(A+C) = (A+C) + BB = (A+B+C) (A+B+C)
(B+C) = (B+C) + AA = (A+B+C) (A+B+C)
Nota: usar (x+y) (x+z) = x+yz
Simplificando: (A+B+C) ( A+B+C) (A+B+C) (A++B+C) = PROD (0, 1, 2 ,6)

SIMPLIFICACION DE FUNCIONES BOOLEANAS

Toda expresin lgica puede ser reducida a una forma ms simple que
contenga el mnimo nmero de trminos y variables, que pueda ser
implementado con la menor cantidad de compuertas lgicas.
Ejemplo:

Simplificar f = AB (A+BC)
(A+BC) = A (BC) por Morgan

= A (BC)
f = AB A (BC)= AB (BC)
(BC) = B+C por Morgan
f = AB (B+C) = ABB + ABC = ABC
ING. SALOMON LUQUE GAMERO

Pgina 17

CIRCUITOS DIGITALES

UNMSM-FIEE

Ejercicios: Simplificar las siguientes funciones:

1.
2.
3.
4.
5.
6.

z = ABC +AB(AC)
y = ABC + ABC+ABC
x = AC (ABD)+ABCD + ABC
(A+B)(A+B+D)D
(A+B) (A+B)
ABC+ABD+CD

Rpta: AC+AB
Rpta: A(B+C)
Rpta: AD (C+B)+BC
Rpta: BD
Rpta: AB+AB
Rpta: no se puede reducir

MAPA DE KARNAUGH
Es un mtodo grafico que se usa para simplificar expresiones lgicas
mediante un proceso simple y ordenado.
FORMATOS DE UN MAPA K
Formato de dos variables
AB
A B

AB
AB

Formato de tres variables

ABC
ABC

AB
AB C
C
AB
AB
C
C
A
A BC
BC

Formato de cuatro variables

ABCD
ABCD ABCD
ABCD
AB CD AB CD ABCD
ABCD
A B CD A B CD ABCD
A B CD
A BCD A BCD ABCD
A BCD
El mapa K proporciona la informacin de la tabla de verdad
Los cuadros horizontales adyacentes difieren de una sola variable
Los cuadros verticales adyacentes difieren de una sola variable
ING. SALOMON LUQUE GAMERO

Pgina 18

CIRCUITOS DIGITALES

UNMSM-FIEE

AGRUPAMIENTOS
De dos pares
1
1

1
1

1
1

El agrupamiento de un par de unos adyacentes elimina una variable que

aparece en forma complementada y no complementada.
De cuatro (cudruple)
1
1
1
1

1
1

1
1

1
1
1

1
1

El agrupamiento cudruple de unos elimina a las dos variables que aparecen

en forma complementada y no complementada.
De ocho (octetos)
1
1

1
1

1
1

1
1

ING. SALOMON LUQUE GAMERO

1
1
1
1

1
1
1
1

1
1
1
1

1
1
1
1

Pgina 19

CIRCUITOS DIGITALES

UNMSM-FIEE

El agrupamiento de octetos de unos elimina tres variables que aparecen en

forma complementada y no complementada.
PROCESO DEL MAPA K
1. Construya el mapa K (formato) y coloque los unos de acuerdo a la
tabla de verdad
2. Examine los unos adyacentes (octetos, cudruples, pares, aislados)
1
1
1

1
1
1

1
1

1
1

1
1

1
1
1

1
1
1

1
1
1

1
1
1

1
1
1

1
1
1

CONDICIN NO IMPORTA
Son aquellos trminos que dadas las condiciones del problema nunca se van a
presentar en la funcin.
Los trminos irrelevantes (no importa) se representan por X, en el mapa K,
pueden tomar los valores 0 o 1 segn el caso para simplificar.

1
X

X
1
1

1
1

0
1
1

Ejemplo: Utilizando el mapa K simplificar z = ABC+ABC+BC+ AB

En este caso no tenemos la tabla de verdad, llenamos el mapa K con los
trminos mnimos de la funcin z
z= ABC+ABC+ABC+ABC+ABC
1
1

1
1
1
z = A+BC

ING. SALOMON LUQUE GAMERO

Pgina 20

CIRCUITOS DIGITALES

UNMSM-FIEE

CIRCUITO OR-EXCLUSIVO
Operacin lgica
Tabla de verdad

x = A (+) B = AB+AB
A
0
0
1
1

B
0
1
0
1

X
0
1
1
0

La salida es ALTA si A es diferente a B

Smbolo lgico:

CIRCUITO NOR-EXCLUSIVO
Operacin lgica: x = A (.). B = AB + (AB)
Tabla de verdad
A
0
0
1
1

B
0
1
0
1

X
1
0
0
1

La salida es ALTA si A es igual a B

Smbolo lgico:

ING. SALOMON LUQUE GAMERO

Pgina 21

CIRCUITOS DIGITALES

UNMSM-FIEE

CIRCUITOS COMPARADORES
Es un circuito combinacional que comparar dos nmeros binarios y genera
salidas que indican la comparacin.
Ejemplo:

X1X0 e Y1Y0 representan dos nmeros binarios de dos bits cada uno, Disee
un circuito lgico que compare estos nmeros y cuya salida sea ALTA cuando
los dos nmeros sean iguales.
Solucin:
1. Variables X = X1X0 ,
iguales.
2. Tabla de verdad

Y = Y1Y0

X1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

X2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

Z : salida de comparacin ALTA si son

Y1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

Y0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Z
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1

No se puede reducir por mapa K, reduciendo tenemos:

Z = (X1 (+) Y1) (X0 (+) Y0)
Los fabricantes proporcionan comparadores en IC y el mas usado es el
74LS85 que es un comparador de cuatro bits que tiene como entradas A y B
(4 bits cada uno), entradas en cascada (IA>B, IA=B, IA<B) para comparar
nmeros mnayores a 4 bits y de salida la comparacin (A>B, A=B, A<B)

ING. SALOMON LUQUE GAMERO

Pgina 22

CIRCUITOS DIGITALES

UNMSM-FIEE

SUMADORES
Son circuitos combinacionales que permiten realizar la suma binaria
mediante compuertas lgicas
MEDIO SUMADOR (HALF ADDER)
La suma binaria bsica de dos nmero de 1 bit genera una Suma aritmtica
(S) y un
Acarreo (C).
Tabla de verdad
A
B
C
S
0
0
0
0
0
1
0
1
1
0
0
1
1
1
1
0
Donde S = A (+) B = AB +AB
C = AB
El circuito HA es:

SUMADOR COMPLETO (FULL ADDER)

Para sumas binarias mayores a 1 bit se debe de tener en cuenta el acarreo
de la suma anterior, por lo tanto la suma tiene tres entradas A, B, Ci
(acarreo de entrada) y de salidas S y Co (acarreo de salida).
Tabla de verdad
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

Ci
0
1
0
1
0
1
0
1

ING. SALOMON LUQUE GAMERO

Co
0
0
0
1
0
1
1
1

S
0
1
1
0
1
0
0
1
Pgina 23

CIRCUITOS DIGITALES

UNMSM-FIEE

Donde S = A (+) B (+) Ci

Co = Ci(A (+) B) + AB
El circuito de un FA es:

EJERCICIO
1. Implementar un HA usando un FA
SUMADOR BINARIO DE DOS BITS
La suma binaria de dos bits se realiza usando un medio sumador y un
sumador completo
SUMADOR BINARIO DE 4 BITS
La suma binaria de cuatro bits se realiza usando un medio sumador y tres
sumadores completos, es un sumador paralelo.

74LS83

B1
B2
B3
B4
A1
A2
A3
A4
s1
s2
s3
s4

Cout Cin

EL SUMADOR BINARIO PARALELO DE 4 BITS 74LS83

REPRESENTACIN DE NMEROS BINARIOS CON SIGNO

1. En forma de complemento a 1
+ 52 = 0110100 : bit de signo positivo 0
- 52 = 1110100 : bit de signo negativo 1
2. En forma de complemento a 2

ING. SALOMON LUQUE GAMERO

Pgina 24

CIRCUITOS DIGITALES

UNMSM-FIEE

Si el nmero es positivo, se representa por su equivalente binario y se

agrega 0 a la izquierda
+ 52: 0110100
Si el nmero es negativo, se representa en complemento a 2 y se
agrega un 1 a la izquierda
- 52: 1001100
Para hallar el verdadero valor de un nmero negativo en la forma de
complemento a 2, se complementa a 2 nuevamente.
SUMA BINARIA EN LA FORMA DE COMPLEMENTO A 2
Casos:
Si ambos nmeros son positivos
+9
01001 +
+4
00100
+13
01101
Si el nmero positivo es mayor al nmero negativo
+9
01001 +
- 4
11100
+5
100101
Se elimina el 1 de la izquierda
Si el nmero positivo es menor que el nmero negativo
-9
10111 +
+4
00100
-5
11011
El 1 indica que es negativo y el valor
real esta en
complemento a 2
Si ambos nmeros son negativos
-9
10111 +
-4
11100
- 13
110011
El 1 de la izquierda se elimina,
el siguiente 1 indica que es negativo y el valor real esta en complemento a 2
EJERCICIOS
1. Implementar un sumador completo usando medios sumadores y la
lgica combinacional necesaria
2. Usando un sumador binario de 4 bits (74LS83) y la lgica mnima
necesaria disear un circuito comparador de dos nmeros de 4 bits y
por medio de una salida X indique si son iguales con un HIGH y 0 si
son diferentes
3. Implementar un multiplicador de dos nmeros binarios de dos bits
cada uno empleando compuertas NAND de dos entradas y medios
sumadores

ING. SALOMON LUQUE GAMERO

Pgina 25

CIRCUITOS DIGITALES

UNMSM-FIEE

RESTADORES
Es un circuito combinacional que permite realizar resta binaria mediante
compuertas lgicas
MEDIO RESTADOR (HS)
La resta binaria bsica de dos nmeros de 1 bit genera una salida de resta
(R) y un prstamo (P)
La tabla de verdad es:
A
0
0
1
1

B
0
1
0
1

P
0
1
0
0

S
0
1
1
0

Donde:
R = A (+) B = AB +AB
P = AB
El circuito de un HS es:

SUSTRACTOR COMPLETO (FS)

Para restas mayores a un bit debemos tener en cuenta si se ha realizado un
prstamo previamente.
La tabla de verdad es:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

Pi
0
1
0
1
0
1
0
1

ING. SALOMON LUQUE GAMERO

Po
0
1
1
1
0
0
0
1

R
0
1
1
0
1
0
0
1

Pgina 26

CIRCUITOS DIGITALES

UNMSM-FIEE

Donde:
R = A (+) B (+) Pi
Po = Pi (A (.) B) + AB
El circuito de un FS es:

EJERCICIOS
1. Implementar un medio restador mediante un restador completo
2. Implemente un retador completo usando medio restadores y la lgica
necesaria
3. Implemente un restador completo usando un medio restador y un
medio sumador
4. Implemente un medio restador usando dos medios sumadores
CODIGOS BINARIOS
Los cdigos binarios son la representacin de nmeros, letras, palabras por
medio de un grupo de smbolos codificados y esto se da por seguridad.
CODIGO BCD
Es un cdigo binario codificado en decimal, cada digito de un nmero decimal
se representa por su equivalente binario
Decimal
0
1
2
3
4
5
6
7
8
9

BCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001

Ejemplo: 874 = 1000 0111 0100

ING. SALOMON LUQUE GAMERO

Pgina 27

CIRCUITOS DIGITALES

UNMSM-FIEE

Se usa 4 bit para cada digito, la ventaja es su facilidad de conversin

CODIGO GRAY
Es un cdigo en el cual la representacin de un nmero cambia solamente en
un bit con respecto al numero anterior .Es un cdigo sin valor y es til en la
transferencia de informacin.

decimal
0
1
2
3
4
5
6
7

GRAY
0000
0001
0011
0010
0110
0111
0101
0100

decimal
8
9
10
11
12
13
14
15

GRAY
1100
1101
1111
1110
1010
1011
1001
1000

CODIGO ASC II
Es un cdigo alfanumrico que se usa en la mayora de las computadoras,
utiliza 7 bits por lo que puede representar 128 cdigos.
Letra A: 41 H
Nmero O: 30H

letra
nmero

Z: 5AH
9: 39H

Otros cdigos: AIKEN, EXCESO 3 etc.

DETECCIN
BINARIOS

CORRECCIN

DE

ERRORES

EN

LOS

CDIGOS

MTODO DE PARIDAD PARA LA DETECCIN DE ERRORES

Las operaciones mas frecuentes en los sistemas digitales es el movimiento
de datos por lo tanto la causa ms importante de errores es la transmisin
de ruido elctrico. Entonces se necesita emplear algn mtodo depara
detectar errores.
El mtodo de paridad es el ms sencillo para la deteccin de errores.
Bit de paridad: Es un bit extra que se agrega a un grupo de bits, puede ser
0o 1
Paridad Par: El bit de paridad se escoge de manera que el nmero total de
unos incluyendo el bit de paridad sea par.
ING. SALOMON LUQUE GAMERO

Pgina 28

CIRCUITOS DIGITALES

UNMSM-FIEE

Ejemplo: 1000011 aplicando Paridad par tenemos: 11000011

1000010 aplicando Paridad par tenemos: 01000010
Paridad Impar: El bit se paridad se escoge de manera que el nmero total
de unos incluyendo el bit de paridad sea impar.
Ejemplo: 1000011 aplicando Paridad impar tenemos: 01000011
1000010 aplicando Paridad impar tenemos: 11000010
GENERADORES Y VERIFICADORES DE PARIDAD
Se puede implementar circuitos generadores y verificadores de paridad
usando compuertas OR-EXCLUSIVO o NOR-EXCLUSIVO
GENERADOR DE PARIDAD PAR
El siguiente circuito genera el bit de paridad par para un nmero de 4 bits

VERIFICADOR DE PARIDAD PAR

Este circuito verifica si los datos transmitidos por un generador de paridad
par son correctos.

EJERCICIOS
Implementar un generador de paridad impar y su respectivo verificador
para un nmero de 4 bits
CODIFICADORES
Son circuitos combinacionales que tienen varias lneas de entrada (2n) y solo
una de ellas se activa en un momento dado para producir un cdigo de salida
de n bits.

ING. SALOMON LUQUE GAMERO

Pgina 29

CIRCUITOS DIGITALES

UNMSM-FIEE

E
I7
I6
I5
I4
I3
I2
I1
I0

Q2
Q1
Q0

Las lneas de entrada son 8= 23, las lneas de salida son 3

El codificador indicado es un codificador octal a binario.
A7A6A5A4A3A2A1A0
O2O1O0
00000001
000
00000010
001
00000100
010
00001000
011
00010000
100
00100000
101
01000000
110
10000000
111
Codificador de prioridad:
Son codificadores que incorporan una lgica necesaria para asegurar que
cuando dos o ms entradas se activan al mismo tiempo, el cdigo de salida le
corresponde a la entrada ms significativa o de mayor peso.
Enable: Es una entrada que controla la operacin del circuito. En el dibujo
anterior est como E, si E = 1 entonces el circuito opera de acuerdo a la
tabla de verdad
si E = 0 el circuito no opera, no muestra los niveles lgicos a la salida
Ej.: 74LS148 Codificador Octal -Binario
74LS147 Codificador Decimal Binario
DECODIFICADORES
Son circuitos combinacionales que convierten la informacin binaria de n
lneas de entrada a un mximo de 2n lneas de salida
A2
A1
A0
E

Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0

El circuito es un decoder de 3 a 8, tiene tres lneas de entrada y 8 de

salida, la entrada E es el enable
A2A1A0
O7O6O5O4O3O2O1O0
ING. SALOMON LUQUE GAMERO

Pgina 30

CIRCUITOS DIGITALES
000
001
010
011
100
101
110
111

UNMSM-FIEE
00000001
00000010
00000100
00001000
00010000
00100000
01000000
10000000

Hay decoder de 2 a 4, 4 a 16 etc.

Se puede implementar decoder de 3 a 8 usando decoder de 2 a 4, decoder
de 4 a 16 usando decoder de 2 a 4.
CONFIGURACIN DE FUNCIONES LGICAS CON DECODER
Se puede usar un decoder para generar trminos mnimos y una compuerta
OR para la suma de todas las salidas (suma de productos).
Este mtodo proporciona un circuito que genera la tabla de verdad de la
funcin dada ms no un circuito reducido.
Ejemplo:
Sea la funcin f = SUM (1,2,4,7), implementar dicha funcin usando decoder
1. De la funcin o su tabla de verdad determinamos el nmero de
variables. n=3
2. El nmero de variables es igual al nmero de entradas del decoder
3. El decoder a usar es de 3 a 8
4. Tomamos todos los trminos mnimos donde la funcin es 1 y la unimos
con un OR

ING. SALOMON LUQUE GAMERO

Pgina 31