Informe de Proyecto Final de Electrnica Digital

Piano Electrnico
Cristian J. Tituana, Cristian.tituana@ucuenca.ec
Valeria C. Romero, valeria.romerom@ucuenca.ec

ResumenSe presenta el informe del proyecto

final de Electrnica Digital en el cual se realiz
un piano electrnico con los requerimientos
pedidos en el enunciado, Con diseo en el cual
se utilizan contadores, un Reloj y los diferentes
instrumentos que se han visto a travs del curso
Palabras Clave
multiplexor.

frecuencias,

I.

contadores,

TEMA

Piano Electrnico
II. OBJETIVOS

Objetivo General
Disear un sistema digital capaz de generar
varias frecuencias con un mismo reloj, usando
mquinas de estados y los diferentes
sistemas y lgica revisada a travs del
transcurso del curso.

Objetivos Especficos
Utilizar lgica digital para poder ser
implementada en VHDL.
Utilizar programacin y los sistemas
implementados en Vhdl.
Realizar un amplificador y filtro para el sonido.
Resolver el problema descrito en el enunciado
con Electrnica Digital.
III. SUSTENTO TERICO
Codificador
Un codificador es un circuito digital que efecta la
operacin inversa de la que efecta un
decodificador. El codificador tiene 2n (o menos)
lneas de entrada y n lneas de salida. Estas
ltimas
generan
el
cdigo
binario
correspondiente al valor de entrada. Un ejemplo
El informe corresponde al desarrollo de la solucin para el proyecto
Final de Electrnica Analgica, Piano Electrnico, A la vez se
presentan los diferentes pasos para su solucin; Para la Emulacin se
utiliz la tarjeta Altera Cyclone II presente en el laboratorio. El
Proyecto se present el da martes 12 de julio del 2016, Por los
Alumnos Cristian Tituana y Valeria Romero, estudiantes de 6to ciclo
de ingeniera Elctrica.

de codificador es el codificador de octal a binario

cuya tabla de verdad se presenta en la tabla 4-7.
Tiene ocho entradas (una para cada uno de los
dgitos octales) y tres salidas que generan el
nmero binario correspondiente. Se supone que
slo una entrada es igual a 1 en cualquier
momento dado.
El codificador se puede implementar con
compuertas OR cuyas salidas se determinan
directamente de la tabla de verdad. La salida z es
1 cuando el dgito octal de entrada es 1, 3, 5 o 7.
La salida y es 1 para los dgitos octales 2, 3, 6 o
7, y la salida x es 1 para los dgitos 4, 5, 6 o 7.
Estas condiciones se expresan con las funciones
booleanas de salida siguientes:
z=D1+D3+D5+D7
y=D2+D3+D6+D7
x=D4+D5+D6+D7
El codificador se implementa con tres compuertas
OR.
El codificador definido en la tabla 4-7 tiene la
limitacin de que slo una entrada puede estar
activa en un momento dado. Si dos entradas
estn activas simultneamente, la salida
producir una combinacin no definida. Por
ejemplo, si D3 y D6 son 1 simultneamente, la
salida del decodificador ser 111 porque las tres
salidas son 1. Esto no representa ni el 3 binario ni
el 6 binario. Para resolver esta ambigedad, los
circuitos codificadores deben establecer una
prioridad de entrada que garantice que slo se
codificar una de las entradas. Si establecemos
que las entradas con subndice ms alto tienen
prioridad, y si tanto D3 como D6 son 1 al mismo
tiempo, la salida ser 110 porque D6 tiene
prioridad sobre D3. Otra ambigedad en el
codificador de octal a binario es que se genera
una salida de tres ceros cuando todas las
entradas son 0; esta salida es la misma que se
produce cuando D0 es igual a 1. La discrepancia
se resuelve aadiendo una salida ms que
indique que por lo menos una entrada es 1.

Operacin de conteo
Adems de funcionar como divisor de
frecuencia, el circuito de la figura 5.47 tambin
opera como contador binario. Para demostrarlo
podemos examinar la secuencia

Fuente: (Morris, 2003)

Nmero MOD
El contador de la figura 5-47 tiene 23 = 8 estados
distintos (del 000 al 111). A este contador se le
denomina contador MOD-8, en donde el nmero
MOD indica la cantidad de estados en la
secuencia de conteo. Si se agregara un cuarto FF,
la secuencia de estados contara en binario desde
0000 hasta 111, un total de 16 estados. A esto se
le llamara contador MOD-16. En general, si se
conectan N flip-flops en el arreglo de la figura 547, el contador tendr 2N estados distintos, por lo
cual ser un contador
MOD-2N. Sera capaz de contar hasta 2N - 1
antes de regresar a O. El nmero MOD de un
contador tambin indica la divisin de frecuencia
que se obtiene del ltimo FF. Por ejemplo, un
contador de cuatro bits tiene cuatro FFs, cada
uno de los cuales representa un dgito binario
(bit) y, por lo tanto, es un contador MOD-24 =
MOD-16. Debido a esto, puede contar hasta 15
( = 24 - 1). Tambin puede usarse para dividir la
frecuencia del pulso de entrada por un factor de
16 (el nmero MOD).
Hasta ahora slo hemos visto el contador binario
de FF bsico. En el captulo 7 examinaremos los
contadores con mucho ms detalle.

de estados de los FFs despus de que ocurre

cada pulso de reloj. La figura 548 presenta los
resultados en una tabla de estados. Dejemos
que los valores Q2Q1Qo representen un
nmero binario, en donde Qz est en la
posicin 22, Q1 est en la posicin 21 y Qo est
en la posicin 2. Los primeros ocho estados
de QzQ1Qo en la tabla deben reconocerse
como la secuencia de conteo binario de 000 a
111. Despus
de la primera NGT, los FFs se encuentran en el
estado 001 (Q2 = O, Q1 = O, Qo = 1), la cual
representa a 0012 (que equivale al 1 decimal);
despus de la segunda NGT los FFs representan
el valor OlOz, que equivale a 21o; despus de
tres pulsos, 0112 = 310; despus de cuatro
pulsos 1002 = 410 y as en lo sucesivo, hasta
que despus de siete pulsos 1112 = 710. En la
octava NGT, los FFs regresan al estado 000, y la
secuencia binaria se repite a s misma para los
siguientes pulsos. Por ende, para los primeros
siete pulsos de entrada el circuito funciona
como un contador binario, en el cual los
estados de los FFs representan a un nmero
binario equivalente al nmero de pulsos que se
han producido. Este contador tiene una
capacidad de hasta 1112 = 710 antes de
regresar a 000.

Fuente: (Tocci-Wildmener, 2007), Paginas 251252

AMPLIFICADOR ANALGICO
Un amplificador es un circuito o etapa de circuito
un circuito cuyo objetivo es el incremento de la
intensidad de corriente, la tensin o la potencia
de una seal de entrada al circuito. Para lograr
esto el amplificador puede realizar su funcin de
manera pasiva, variando la relacin entre
corriente y tensin, pero manteniendo la
potencia; o de forma activa, consumiendo
potencia de una fuente externa para amplificar la
seal, por lo general se mantiene la forma de
onda pero vara su amplitud.
Un amplificador se caracteriza por su funcin de
transferencia que nos indica la ganancia en la
salida de cada frecuencia en relacin a la entrada
del amplificador. Normalmente se trabaja al
amplificador dentro de un rango de frecuencias.
El elemento activo dentro de un amplificador es
el componente principal de estos amplificadores
y en lo habitual suelen ser tubos de vaco o
transistores.
Dependiendo de su funcionamiento se suelen
diferenciar varias clases de amplificadores:

Clase A: Tienen su rendimiento energtico

bajo por lo que generan gran cantidad de
calor.
Estos
amplificadores
consumen
corrientes altas independientemente de la
existencia de una seal de entrada.
Clase B: Tienen una intensidad muy baja
cuando no se encuentra una seal de entrada
al amplificador ya que polariza los transistores
para que entren en zona de conduccin, esto
causa
que
su
consumo
sea
menor
sacrificando un poco la calidad de la seal de
salida.
Clase C: Son similares a los de la clase B, se
diferencian ya que los amplificadores clase C
cuando no existe una seal de entrada este
amplificador sita su punto de trabajo en
saturacin. Se suele usar en RF.
Clase D: Estos amplificadores tienen un
rendimiento energtico muy alto por lo que no
es necesario enfocarse mucho en los
disipadores de calor. Estos amplificadores se
basan en la conmutacin entre dos estados
haciendo que los elementos en la salida
siempre se encuentren en la zona de corte o
en la de saturacin por lo que la potencia
disipada va a ser mnima.

Clase AB: Estos amplificadores tienen una

pequea polarizacin constante en su
entrada, independientemente de la existencia
de seal. Tienen un alto rendimiento y
calidad, por lo que se suelen usar por lo
general en audio.
IV. MATERIALES

8 pulsadores
1 Tarjeta cyclone II
Software Copilador Quartus II
1 Parlante o auricular
1 amplificador de sonido 386
Resistencias Varias.
2 Condensadore 104
V. DESARROLLO

A. Enunciado del problema.

Se debe realizar un piano electrnico. Para ello se
debe generar un conjunto de seales digitales
peridicas de frecuencias audibles y se las
amplificara para para escucharlas por un altavoz.
Disear el amplificador analgico de audio
(electrnica analgica).
Esquema general:

Fig. 1. Esquema de circuito A disear

La frecuencia de las seales que queremos

generar depender de la octava que escojamos,
lo que har que sean ms o menos graves los
sonidos que generemos.

La seal generada no debera estar la mitad

de tiempo a uno y la otra mitad a cero, esto
es, no debera estar a uno un nico ciclo de
reloj. Finalmente la seal salida de la FPGA
servir de entrada a la etapa de
amplificacin, y a su vez, la salida del
amplificador se conectar a una resistencia
de carga, que en nuestro caso un altavoz. La

figura muestra el esquema ms general del

amplificador.
La
primera
etapa
del
amplificador eleva los niveles de tensin y la
segunda etapa amplifica la corriente que
ser entregada al altavoz.

Solucin
Como solucin debemos disear un circuito tal
que con un mismo clock pueda generar
diferentes frecuencias, para lo cual podemos
implementar diferentes lmites del contador en el
cdigo
para las diferentes frecuencias
basndonos en la frecuencia del clock interno.
Como principal frmula para el clculo de las
frecuencias tenemos la frmula:

Limite de Contador=

Frecuencia del Reloj

2 F recuencia de lanota

Explicacin de la formula.
En el cdigo lo que nosotros censamos es la
existencia de un flanco positivo en la
transicin del reloj nosotros debemos tomar
en cuenta que el contador divide la
frecuencia para dos por ende se debe contar
la mitad para que la frecuencia de 27 MHz
corresponda a 1 segundo en tiempo real.
Clculos:
La solucin Presenta diferentes frecuencias, por
lo que se debe presentar un clculo para cada
frecuencia obteniendo como resultado la
siguiente tabla.
No
ta

Grue
so

Fino

muy
fino

Conta
dor1

Conta
dor2

Conta
dor3

do

522,
6
587,
34
659,
26
698,
46
784

1045,
2
1174,
68
1318,
52
1396,
92
1568

51665

25832

12916

45970

22985

11493

40955

20478

10239

38656

19328

9664

sol

261,
3
293,
67
329,
63
349,
23
392

34439

17219

8610

la

440

880

1760

30682

15341

7670

si

246

492

984

54878

27439

13719

277,
183

554,
366

1108,
73

48704

24352

12176

re
mi
fa

DO

Fig. 2. Tabla de lmites del contador.

Luego de obtener el lmite de los contadores,

debemos disear un sistema con el cual podamos
seleccionar cada frecuencia segn la nota
ingresada, para lo cual proponemos un
codificador de 8 a 3 donde cada uno de sus
valores se presentan en la siguiente tabla.
Nota
Musical
Do
re
mi
fa
sol
la
si
DO

Cdigo de
8bits
10000000
01000000
00100000
00010000
00001000
00000100
00000010
00000001

Cdigo de 3
bits
000
001
010
011
100
101
110
111

Fig. 3. Tabla para el codificador de 8 a 3 bits.

Con la tabla descrita se puede presionar cada una

de las notas y tener en la salida del FPGA la
frecuencia correspondiente.
Al final la frecuencia principal seleccionada se
debe ingresar a un MOD 2 con el cual se obtienen
3 salidas las cuales corresponden a las
frecuencias ingresadas divididas entre 2 o 4
segn sea lo necesario. Al final debemos ingresar
estar 3 seales a un multiplexor de 4 entradas y
1 salida cuyo seleccionador depender del tono
que el usuario desee escuchar.
Octava
Fina
Aguda
Grave
Apagado

Cdigo Binario
00
01
10
11

Fig. 4. Tabla de Seleccin de Octava.

Con lo descrito anteriormente obtenemos el

siguiente esquema, en el cual se detalla los
diferentes contadores, los multiplexores y se
denota el ingreso de la nota musical como un bus
de datos de 8 bits.

Fig. 6. Seleccionador

Luego de validar el seleccionador se presenta la

siguiente etapa en la cual el cdigo verifica que
nota es la que se encuentra seleccionada en la
entrada y se actualiza con cada flanco positivo
del reloj.

Fig. 5. Esquema de circuito Diseado

Luego de haber propuesto y diseado la solucin

podemos proceder a ingresar las diferentes
etapas en un cdigo VHDL.
El cdigo Vhdl nos facilita las etapas de
codificador y selector de octavas ingresando el
mismo cdigo con el cual se generan las
frecuencias principales. De esta manera el cdigo
del piano nos queda ingresado en un mismo
modulo y seleccionamos la nota de salida con el
bus de entrada de 8 bits.
Diseo de cdigo en VHDL.
Primero se muestra la etapa de seleccin de
octava en la cual se valida cada entrada como
cdigo Decimal entero de 0 a 3, Correspondiente
a su entrada en binario.

Fig. 7. Validacin de nota de entrada.

Luego de seleccionar la nota de entrada

Validamos un contador el cual debe cumplir con
los datos de la tabla presente en la figura 2.

Fig. 8. Generacin de Frecuencia.

De esta manera nosotros podemos obtener una

frecuencia a la Salida correpondiente a cada nota
ingresada.

Amplificacion
En la etapa final se presenta un amplificador y a
la ves un filtro con el cual la seal astable que
obtenemos a la salida del FPGA la podemos
volver una seal senoidal con un filtro pasabajo y
un amplificador 386 propio para amplificar Ondas
de Sonido y a la vez configurado con un filtro
pasabajo y un condensador en serie Eliminando
de esta forma la etapa de corriente continua.

R12
680

VCC

C1
10F

12V
6

R11
10k
5%
Key=A

U2

C6
5

220F

3
4

R26
1k
60 %
Key=A

LM386
C4
100nF

XLV2
Input

C5
0.1F

Fig. 9. Etapa de Amplificacion.

VI. CONCLUSIONES

la comprensin de su teora se puede

disear la solucin para cualquier
problema.
El cdigo Vhdl es un lenguaje de
programacin en el cual nos ayuda con el
diseo tanto en bloques como en cdigo.
No se puede utilizar dos clocks en el
mismo esquema por errores al copilar el
cdigo.
Los contadores deben tener mayor que
(>) y no igual (=) porque como existen
diferentes frecuencias el contador puede
quedar en un nmero ms alto que el
lmite y no se validara como seal de
salida.
Para
poder
resolver
y
disear
correctamente el proyecto se debe seguir
una secuencia de pasos, como el planificar
y el definir que se va a hacer en el cdigo,
de esta manera lograremos comprender y
asimilar rpidamente lo que se est
realizando.

Y RECOMENDACIONES

El piano hecho en digital debe presentar

diferentes etapas cuyo diseo depende de
la comprensin del problema.
El uso de codificadores, multiplexores y
flip-flops es fundamental, puesto que con

VII. BIBLIOGRAFA
Libros

Morris, M. (s.f.). Diseo Digital. En Morris,

DiseopDigital.
Tocci-Wildmener. (2007). Sistemas
Digitales . En Principios y aplicaciones .
Mxico : Person .
Links

https://eciencia.urjc.es/bitstream/handle/101
15/4045/diseno_de_circuitos_digitales_con_v
hdl_v1.01.pdf?sequence=3&isAllowed=y