La Interfaz del Bus

2.1 Funcionamiento del computador:

2.1.1 Ciclo de instruccin:
Un ciclo de instruccin es el perodo que tarda la unidad central de
proceso (CPU) en ejecutar una instruccin de lenguaje mquina.
Comprende una secuencia de acciones determinada que debe llevar a
cabo la CPU para ejecutar cada instruccin en un programa. Cada
instruccin del juego de instrucciones de una CPU puede requerir
diferente nmero de ciclos de instruccin para su ejecucin.
Secuencia de acciones del ciclo de instruccin
1. Buscar la instruccin en la memoria principal
2. Decodificar la instruccin
3. Ejecutar la instruccin
4. Almacenar o guardar resultado

2.1.1.1 Ciclo de Captacin:

Los pasos 1 y 2 del ciclo de instruccin se conocen como ciclo de
bsqueda (fetch). Estos pasos son idnticos en todas las
instrucciones. El ciclo de bsqueda procesa la instruccin a partir de
la palabra de instruccin, que contiene el cdigo de operacin y el
operando.
1. Buscar la instruccin en la memoria principal:
Se vuelca el valor del contador de programa sobre el bus de
direcciones. Entonces la CPU pasa la instruccin de la memoria
principal a travs del bus de datos al Registro de Datos de Memoria
(MDR). A continuacin el valor del MDR es colocado en el Registro de
Instruccin Actual (CIR), un circuito que guarda la instruccin
temporalmente de manera que pueda ser decodificada y ejecutado.
2. Decodificar la instruccin:
El decodificador de instruccin interpreta e implementa la instruccin.
El registro de instruccin (IR) mantiene la instruccin en curso
mientras el contador de programa (PC, program counter) guarda la
direccin de memoria de la siguiente instruccin a ser ejecutada.

Recogida de datos desde la memoria principal

Se accede al banco de registros por los operando (solo si es
necesario)

 Se calcula el valor del operando inmediato con extensin de

signo (solo si es necesario)

2.1.1.2 Ciclo de ejecucin:

Los pasos 3 y 4 del ciclo de instruccin se conocen como ciclo de
ejecucin. Estos pasos cambiarn con cada tipo de instruccin.
El primer paso del ciclo de ejecucin es el proceso de memoria, en
que los datos se transfieren entre la CPU y el mdulo de
entrada/salida (I/O). Se produce el proceso de datos, que usa
operaciones aritmticas as como lgicas en referencia a los datos.
Despus tiene lugar el paso de alteraciones centrales, que son una
secuencia de operaciones, por ejemplo una operacin de salto. El
ltimo paso es una operacin combinada de todos los otros pasos.
3. Ejecutar la instruccin:
A partir del registro de instruccin, los datos que forman la
instruccin son decodificados por la unidad de control. sta
interpreta la informacin como una secuencia de seales de
control que son enviadas a las unidades funcionales relevantes de
la CPU para realizar la operacin requerida por la instruccin.
4. Almacenar o guardar resultados:
El resultado generado por la operacin es almacenado en la
memoria principal o enviado a un dispositivo de salida
dependiendo de la instruccin. Basndose en los resultados de la
operacin, el contador de programa se incrementa para apuntar a
la siguiente instruccin o se actualiza con una direccin diferente
donde la prxima instruccin ser recogida.

2.1.1.3 Conceptos de interrupciones:

Interrupciones (Interrupt). Tambin conocidas cono IRQ. Recursos
que utiliza un dispositivo cuando necesita detener el proceso que
est realizando la CPU para informales de que l, por su parte est
haciendo algo. Si dos dispositivos utilizan la misma interrupcin, se
produce un conflicto, el ordenador no sabe qu elemento intenta
avisarle y suelen aparecer problemas de funcionamiento.
Seal que capta la atencin de la CPU y que usualmente se genera
cuando se requiere una entrada/salida. Por ejemplo, cuando se
presiona una tecla o se desplaza el mouse, se generan
interrupciones de hardware. Las interrupciones de software son
generadas por un programa que requiere entrada o salida de
disco.

Un temporizador interno puede interrumpir continuamente el

computador varias veces por segundo, para mantener actualizada
la hora o con el propsito de trabajar en tiempo compartido.

2.1.1.4 Funcionamiento de E/S:

Los perifricos de E/S (Entrada y Salida) sirven bsicamente para
la comunicacin de la computadora con el medio externo. Proveen
el modo por el cual la informacin es transferida de afuera hacia
adentro, y viceversa, adems de compatibilizar esta transferencia
a travs del equilibrio de velocidad entre los diferentes medios.
Entre estos componentes podemos mencionar el teclado, el
monitor y la impresora.

2.2 Estructuras de interconexin:

2.2.1 Mdulos elementales:
Un computador consiste en un conjunto de componentes o mdulos
de tipos bsicos que se comunican entre s mediante unos caminos,
que constituye la estructura de interconexin. Los tipos de
intercambios que se necesitan son:
Memoria: un mdulo de memoria consta de N palabras de direccin
desde 0 hasta N-1, y con dos operaciones que son leer y escribir.
E/S: un mdulo de E/S consta de M puertos de direccin desde 0
hasta M-1, y con dos operaciones que son leer y escribir.
UCP: la UCP lee instrucciones y datos, escribe datos despus de
procesarlos, utiliza seales de control para dirigir la operacin global
del sistema y recibe seales de interrupcin.

2.2.2 Transferencia:
La estructura de interconexin debe soportar los siguientes tipos de
transferencias:
Memoria a UCP.
UCP a Memoria.
E/S a UCP.
UCP a E/S.
E/S a o desde Memoria.

2.3 Interconexin con los buses:

2.3.1 Jerarqua de buses:

El computador tiene diferentes tipos de buses. Los computadores

modernos tienen por lo menos 4 buses diferentes. Se les considera
una jerarqua porque cada bus se conecta al nivel superior a l dentro
del computador integrando as todas las partes del computador. Cada
uno es generalmente ms lento que el que se encuentra sobre l.

Bus
Bus
Bus
Bus
Bus

Interno
del Procesador
del Cach
de Memoria
Local de E/S

2.3.1.1 Arquitectura tradicional:

La arquitectura tradicional es un tipo de diseo y construccin que se
adeca al entorno propio de cada regin. Se caracteriza por el uso de
materiales tradicionales mezclados con nuevos.

2.3.1.2 Arquitectura de altas prestaciones:

Aunque el rendimiento de los procesadores no cesa de aumentar,
muchas aplicaciones siguen necesitando mayores prestaciones. Esta
potencia
espectacular
la
proporcionan
las
mquinas
de
procesamiento paralelo. El crecimiento de este mercado ha sido
considerable en los ltimos aos. Muchos fabricantes han lanzado
productos con arquitecturas y nombres diversos.

2.3.2 Estructura del bus:

2.3.2.1 Lnea de datos:
Proporcionan el camino para transmitir datos entre los mdulos del
sistema. El nmero de lneas del bus de datos determina el nmero
mximo de bits que es posible transmitir al mismo tiempo.

2.3.2.2 Lnea de direccin:

Se utilizan para designar (direccionar) la fuente o el destino de los
datos situados en el bus de datos. La anchura del bus de direcciones
determina la cantidad mxima de memoria (y de dispositivos de E/S)
direccionable en el sistema.

2.3.2.3 Lnea de control:

Se emplean para gestionar el acceso y el uso de las lneas de datos y
direccin, sealizando peticiones y reconocimientos e indicando qu
tipo de informacin pasa por las lneas de datos.

2.3.3 Elemento de diseo:

2.3.3.1 Tipos de buses:

Dedicado y multiplexado.
El Dedicado, est permanentemente asignado a una funcin o
subconjunto fsico de componentes de la computadora. La ventaja del
dedicado es su elevado rendimiento, debido a que hay menos disputa
por el acceso al bus. Una desventaja es el incremento del tamao y
costo del sistema.
El Multiplexado, usa las mismas lneas para usos diferentes. La
ventaja del multiplexado en el tiempo es el uso de menos lneas
ahorrando espacio y costo. La desventaja es que necesita circuitera
ms compleja y adems existe una reduccin en las prestaciones
debido a que los eventos comparten las mismas lneas.

2.3.3.2 Mtodo de arbitraje:

Centralizado o distribuido.
En un esquema Centralizado, un nico dispositivo de hardware,
denominado controlador del bus o rbitro, es responsable de asignar
tiempos en el bus.
En el esquema Distribuido, cada mdulo dispone de lgica para
controlar el acceso y los mdulos actan conjuntamente para
compartir el bus.

2.3.3.3 Temporizacin:
Se refiere a la forma en que se coordinan los eventos en el bus y
puede ser sncrono o asncrono.
Con temporizacin Sncrona, la presencia de un evento en el bus est
determinada por un reloj y todos los dispositivos del bus pueden leer
la lnea de reloj, y todos los eventos empiezan al principio del ciclo de
reloj.
Con la temporizacin Asncrona, la presencia de un evento en el bus
es consecuencia y depende de que se produzca un evento previo. La
temporizacin sncrona es ms fcil de implementar y comprobar. Sin
embargo es menos flexible que la asncrona.

2.3.3.4 Anchura del Bus:

El ancho del bus de datos afecta a las prestaciones del sistema:
cuanto ms ancho el bus de datos, mayor el nmero de bits que
transmite a la vez. El ancho del bus de direcciones afecta a la
capacidad del sistema: cuanto ms ancho es el bus de direcciones,
mayor es el rango de localidades a las que se puede hacer referencia.

2.3.3.5 Tipo de Transferencia de Datos:

Un bus permite varios tipos de transferencia de datos. Todos los buses

permiten tanto transferencia de escritura (datos de maestro a
esclavo) como de lectura (datos de esclavo a maestro). En el caso de
un bus con direcciones y datos multiplexados, el bus se utiliza
primero para especificar la direccin y luego para transferir el dato.
En una operacin de lectura, generalmente hay un tiempo de espera
mientras el dato se est captando del dispositivo esclavo para situarlo
en el bus.

2.4 Tipos de interfaces:

2.4.1 Serial:
Los puertos seriales (tambin llamados RS-232, por el nombre del
estndar al que hacen referencia) fueron las primeras interfaces que
permitieron que los equipos intercambien informacin con el "mundo
exterior". El trmino serial se refiere a los datos enviados mediante un
solo hilo: los bits se envan uno detrs del otro (consulte la seccin
sobre transmisin de datos para conocer los modos de transmisin).

2.4.2 paralelo:
La transmisin de datos paralela consiste en enviar datos en forma
simultnea por varios canales (hilos). Los puertos paralelos en los PC
pueden utilizarse para enviar 8 bits (un octeto) simultneamente por
8 hilos.

2.4.3 SCSI:
Podramos definir SCSI como un subsistema de E/S inteligente,
completa y bidireccional. Un solo adaptador host SCSI puede controlar
hasta 7 dispositivos inteligentes SCSI conectados a l. Una ventaja del
bus SCSI frente a otros interfaces es que los dispositivos del bus se
direccionan lgicamente en vez de fsicamente. Esto sirve para 2
propsitos:
Elimina cualquier limitacin que el PC-BIOS imponga a las unidades de
disco.
El direccionamiento lgico elimina la sobrecarga que el host podra
tener en manejar los aspectos fsicos del dispositivo como la tabla de
pistas daadas. El controlador SCSI lo maneja.

2.4.4 PCI:
El bus PCI (Interconexin de Componente Perifrico) es un bus
propuesto recientemente, de ancho de banda elevado, independiente
del procesador. Comparado con otros buses, el PCI proporciona
mejores prestaciones para E/S de alta velocidad.

El bus PCI es independiente de la CPU, ya que entre la CPU y el bus

PCI se instalar siempre un controlador de bus PCI, lo que facilita en
gran medida el trabajo de los diseadores de placas. Por ello tambin
ser posible instalarlo en sistemas que no estn basados en el
procesador Intel si no que pueden usar otros. Las tarjetas de
expansin PCI trabajan eficientemente en todos los sistemas y
pueden ser intercambiadas de la manera que se desee.

2.4.5 USB:
Es una interfaz de entrada/salida mucho ms rpida que los puertos
seriales estndar. La arquitectura serial se utiliz para este tipo de
puerto por dos razones principales:
La arquitectura serial le brinda al usuario una velocidad de reloj
mucho ms alta que la interfaz paralela debido a que este tipo de
interfaz no admite frecuencias demasiado altas (en la arquitectura de
alta velocidad, los bits que circulan por cada hilo llegan con retraso y
esto produce errores);
Los cables seriales resultan mucho ms econmicos que los cables
paralelos.

2.4.6 Fire Wire:

FireWire fue inventado por Apple Competer a mediados de los 90,
para luego convertirse en el estndar multiplataforma IEEE 1394. A
principios de este siglo fue adoptado por los fabricantes de perifricos
digitales hasta convertirse en un estndar establecido.
Caractersticas:
Elevada velocidad de transferencia de informacin.
Flexibilidad de la conexin.
Capacidad de conectar un mximo de 63 dispositivos.

2.4.7 AGP:
La interfaz AGP se ha creado con el nico propsito de conectarle una
tarjeta de video. Funciona al seleccionar en la tarjeta grfica un canal
de acceso directo a la memoria (DMA, Direct Memory Access), evitado
as el uso del controlador de entradas/salidas. En teora, las tarjetas
que utilizan este bus de grficos necesitan menos memoria integrada
ya que poseen acceso directo a la informacin grfica (como por
ejemplo las texturas) almacenadas en la memoria central. Su costo es
aparentemente inferior.