Convertidores

Sistemas Digitales II
31/10/2015
SistemasDigitalesII
Unidad2CircuitosCombinacionales
VHDL
LuisArmandoReyesCardoso
IngenieroElectricista ITQ
PTC Mecatrnica.
email:
lreyes@uttt.edu.mx
7329112Mecatrnica
Ext.412
M.enC.LuisArmandoReyesCardoso
31/10/2015
Entidades(entity),PuertosdeEntradaySalida
Modo in. Se refiere a las seales de entrada a la entidad.
Este slo es unidireccional y nada ms permite el flujo de
datos hacia dentro de la entidad.
Modo out. Indica las seales de salida de la entidad.
Modo inout. Permite declarar a un puerto de forma
bidireccional es decir, de entrada/salida; adems
permite la retroalimentacin de seales dentro o fuera de
la entidad.
Modo buffer. Permite hacer retroalimentaciones internas
dentro de la entidad, pero a diferencia del modo inout, el
puerto declarado se comporta como una terminal de salida.
31/10/2015
DeclaracindeEntidades(entity)
31/10/2015
31/10/2015
SOLUCIN
En este caso se puede notar que existen varios mdulos individuales, los cuales en
conjunto forman una entidad general. Adems, las salidas C3,C2,C1,C0 deben
considerase como inout, es decir seales de entradasalida, dado que en la
estructura interna se observa que la salida de cada una de estas retroalimenta, a la
entrada, al siguiente mdulo:
10
31/10/2015
11
DeclaracindeEntidades
12
31/10/2015
Identificadores
Regla
Incorrecto
Correcto
El primer carcter siempre debe ser una letra mayscula

o minscula.
4Suma
Suma4
El segundo carcter no puede ser un guion bajo.
S_4bits
S4_bits
No se permite el uso de dos guiones juntos.
Resta__4
Resta_4_
Unidentificadornopuedeutilizarsmbolos.
Clear#8
Clear_8
13
ArreglodeEntidadesUtilizandoVectores
14
31/10/2015
15
16
31/10/2015
17
18
31/10/2015
DiseodeEntidadesMedianteLibrerasyPaquetes
En este caso, ieee es la librera, std_logic_1164 es el paquete y all es la palabra

reservada, la cual indica que todos los componentes almacenados dentro del paquete
pueden ser utilizados.
19
Ejemplo:
Realizar la declaracin de la entidad Bloque mostrada en la figura mediante el
uso de libreras y paquetes.
20
10
31/10/2015
SOLUCIN
En esta entidad se utiliza la biblioteca ieee y el paquete std_logic_1164. Las
entradas y salidas se manejan de forma individual y en tipo vector. Es decir:
21
Ejemplo
En la figura se representa una entidad con capacidad para realizar una suma de 2
bits, A y B, que da como resultado la operacin SUMA= A+B. Realizar la
declaracin de la entidad correspondiente mediante el uso de paquetes y
libreras.
22
11
31/10/2015
SOLUCIN
Como se puede observar, en la lnea 3 la librera work utiliza el paquete
std_arith, requerido para que la operacin SUMA= A+B se pueda efectuar; este
paquete permite el uso del operador (+), mismo que hace posible esta
operacin. En el caso de que la librera no est dentro del programa al momento
de su ejecucin, el compilador enviar un mensaje de error.
23
1 library ieee;
2 useieee.std_logic_1164.all;
3 entity multiplicais
4 port(X0,X1,YO,Yl:instd_logic;
6 Z3,Z2,Z1,Z0:out std_logic;
7 end multiplica;
24
12
31/10/2015
OperadoresAritmticosenVHDL
25
Arquitecturas(architecture)
Los estilos de programacin utilizados en el
diseo de arquitecturas se clasifican como:
Estilo Funcional.
Estilo por Flujo de Datos.
Estilo Estructural.
26
13
31/10/2015
DescripcinFuncional
27
DescripcinFuncional
28
14
31/10/2015
DescripcinporFlujodeDatos
La descripcin por flujo datos indica la forma en que los

datos se pueden transferir de una seal a otra sin
necesidad de declaraciones secuenciales (ifthenelse).
Este tipo de descripciones permite definir el flujo que
tomarn los datos entre mdulos encargados de realizar
operaciones.
En este tipo de descripcin se pueden utilizar dos
formatos: mediante instrucciones when else (cuandosi
no) o por medio de ecuaciones booleanas.
29
DescripcinporFlujodeDatosMedianteWHEN ELSE
30
15
31/10/2015
DescripcinporFlujodeDatosMedianteWHEN ELSE
31
DescripcinporFlujodeDatosMedianteEcuaciones
Booleanas
32
16
31/10/2015
Booleanas
33
Booleanas
34
17
31/10/2015
Booleanas
35
DescripcinEstructural
Como su nombre indica, una descripcin
estructural basa su comportamiento en modelos
lgicos establecidos (compuertas, sumadores,
contadores, etc.).
El usuario puede disear estas estructuras y
guardarlas para su uso posterior o tomarlas de
los paquetes contenidos en las libreras de diseo
del software que se est utilizando.
36
18
31/10/2015
37
38
19
31/10/2015
ComparacinEntrelosEstilosdeDiseo
El estilo de diseo utilizado en la programacin del circuito
depende del diseador y de la complejidad del proyecto.
Por ejemplo, un diseo puede describirse por medio de
ecuaciones booleanas, pero si es muy extenso quiz sea
ms apropiado emplear estructuras jerrquicas para
dividirlo; ahora bien, si se requiere disear un sistema cuyo
funcionamiento dependa slo de sus entradas y salidas, es
conveniente utilizar la descripcin funcional, la cual
presenta la ventaja de requerir menos instrucciones y el
diseador no necesita un conocimiento previo de cada
componente del circuito.
39
SealesIntermediasenVHDL
Prctica 7
40
20
31/10/2015
SealesIntermediasenVHDL
Prctica 7
41
AsignacindeDatosenVHDL
42
21
31/10/2015
ValoresdeSTD_LOGIC
Valor
Descripcin
Valorindefinido undefined
Valorfuertedesconocido
0Fuerte
1Fuerte
Altaimpedancia
Valordbildesconocido
0Dbil
1Dbil
NoImporta(Dont Care)
43
DiseoLgicoCombinacional
conVHDL
44
22
31/10/2015
ProgramacindeEstructurasBsicasMediante
AsignacionesConcurrentes
Las declaraciones concurrentes se encuentran

fuera de la declaracin de un proceso y suelen
usarse en las descripciones de flujo de datos y
estructural.
Esto se debe a que en una declaracin
concurrente no importa el orden en que se
escriban las seales, ya que el resultado para
determinada funcin sera el mismo.
45
AsignacionesConcurrentes
En VHDL existen tres tipos de declaraciones

concurrentes:
Declaraciones condicionales asignadas a una
seal (whenelse).
Declaraciones concurrentes asignadas a seales.
Seleccin de una seal (withselectwhen).
46
23
31/10/2015
AsignacionesPuramenteConcurrentes
47
DeclaracionescondicionalesAsignadasaunaSeal
(when else)
Prctica 8
48
24
31/10/2015
Ejemplo
Una funcin F depende de cuatro variables D, C, B, A, que

representan un nmero binario, donde A es la variable
menos significativa. La funcin F adopta el valor de uno si
el nmero formado por las cuatro variables es inferior o
igual a 7 y superior a 3. En caso contrario la funcin F es
cero.
Obtenga la tabla de verdad de la funcin F y realice el
programa correspondiente en VHDL (utilice estructuras
del tipo whenelse y operadores lgicos).
Prctica 9
Solucin
49
50
25
31/10/2015
DeclaracionesConcurrentesAsignadasaSeales
Prctica 10
51
Ejemplo
Dada la tabla de verdad mostrada a continuacin, halle las
ecuaciones X, Y, Z, de la forma suma de productos y progrmelas en
VHDL, utilizando declaraciones concurrentes asignadas a seales.
52
26
31/10/2015
Solucin
Las ecuaciones de la forma suma de productos para X,
Y y Z se muestran a continuacin:
X
ABC
ABC
ABC
A BC
ABC
ABC
A BC
ABC
ABC
A BC
ABC
53
Solucin
Prctica 11
X
ABC
ABC
ABC
A BC
ABC
ABC
A BC
ABC
ABC
54
27
31/10/2015
SeleccindeunaSeal(with select when)
La declaracin w i t h s e l e c t w h e n se utiliza para asignar un valor a una seal con base en

el valor de otra seal previamente seleccionada.
Prctica 12
Prctica 13
55
Ejemplo
Se requiere disear un circuito combinacional que detecte nmeros primos de 4 bits. Realice la
tabla de verdad v elabore un programa que describa su funcin. Utilice instrucciones del tipo with
select when.
56
28
31/10/2015
DeclaracionesSecuenciales
Las declaraciones secuenciales son aquellas en

las que el orden que llevan puede tener un
efecto significativo en la lgica descrita.
A diferencia de una declaracin concurrente,
una secuencial debe ejecutarse en el orden en
que aparece y formar parte de un proceso
(process).
57
DeclaracionesPuramenteSecuenciales
58
29
31/10/2015
Declaracionesifthenelse
Esta declaracin sirve para seleccionar una condicin o condiciones
basadas en el resultado de evaluaciones lgicas (falso o verdadero).
No se puede mostrar la imagen en este momento.
59
ComparadordeIgualdad
Practica 14
60
30
31/10/2015
DeclaracionesIF ELSIF ELSE
61
Comparadorde4bits
62
31
31/10/2015
Comparadorde4bits
Prctica 15
63
64
Ejemplo
32
31/10/2015
Solucin
65
66
Solucin
33
31/10/2015
Solucin
Prctica 16
67
OperadoresRelacionales
Los operadores relacinales se usan para evaluar la igualdad, desigualdad o la

magnitud en una expresin.
Los operadores de igualdad y desigualdad ( = y /= ) se definen en todos los tipos
de datos.
Los operadores de magnitud (<,< =,> y > = ) lo estn slo dentro del tipo escalar.
En ambos casos debe considerarse que el tamao de los vectores en que se
aplicarn dichos operadores debe ser igual.
Operador
Significado
Igual
/=
Diferente
<
Menor
<=
MenoroIgual
>
Mayor
>=
MayoroIgual
68
34
31/10/2015
Decodificadores
Funcin bsica de un decodificador es detectar la
presencia de una determinada combinacin de
bits (cdigo) en sus entradas y sealar la
presencia de este cdigo mediante un cierto nivel
de salida.
En su forma general, un decodificador posee n
lneas de entrada para gestionar n bits y en una
de las 2n lneas de salida indica la presencia de
una o ms combinaciones de n bits.
69
DecodificadorBinarioBsico
70
35
31/10/2015
DecodificadorBinariode4Bits
71
DecodificadorBinariode4Bits
72
36
31/10/2015
Decodificador
Binariode4Bits
Prctica 17
73
DecodificadorBinariode4Bits Simulacin
74
37
31/10/2015
DecodificadordeBDCaDecimal
75
76
Decodificador de
BDC a Decimal
Prctica 18
38
31/10/2015
DecodificadordeBDC aDecimal Simulacin
77
DecodificadordeBCDa7Segmentos
78
39
31/10/2015
DecodificadordeBCD
a7Segmentos
Prctica 19
79
DecodificadordeBCDa7Segmentos
80
40
31/10/2015
Decodificador1de874LS138
81
82
41
31/10/2015
Prctica 20
83
84
42
31/10/2015
Codificadores
Un codificador es un circuito lgico combinacional que,
esencialmente, realiza la funcin inversa del
decodificador.
Un codificador permite que se introduzca en una de
sus entradas un nivel activo que representa un dgito,
como puede ser un dgito decimal u octal, y lo
convierte en una salida codificada, como BCD o binario.
Los codificadores se pueden disear tambin para
codificar smbolos diversos y caracteres alfabticos.
El proceso de conversin de smbolos comunes o
nmeros a un formato codificado recibe el nombre de
codificacin.
85
CodificadorDecimal BCD
86
43
31/10/2015
Codificador
Decimal BCD
Prctica 21
87
CodificadorDecimal BCD
88
44
31/10/2015
Codificadorde8a3Lneas74XX148
Prctica 22 - Realizar el cdigo y simulacin
89
Multiplexores(SelectoresdeDatos)
Un multiplexor (MUX) es un dispositivo que permite
dirigir la informacin digital procedente de diversas
fuentes a una nica lnea para ser transmitida a travs
de dicha lnea a un destino comn.
El multiplexor bsico posee varias lneas de entrada de
datos y una nica lnea de salida.
Tambin posee entradas de seleccin de datos, que
permiten conmutar los datos digitales provenientes de
cualquier entrada hacia la lnea de salida.
A los multiplexores tambin se les conoce como
selectores de datos.
90
45
31/10/2015
Multiplexorde2a1
91
92
Multiplexorde2a1
Prctica 23
46
31/10/2015
Multiplexorde2a1
93
Multiplexor4a1
94
47
Prctica 24
31/10/2015
Multiplexor4a1
95
Multiplexor4a1
96
48
31/10/2015
Multiplexor8a1
Prctica 25
97
Demultiplexores
Un demultiplexor (DEMUX) bsicamente
realiza la funcin contraria a la del
multiplexor.
Toma datos de una lnea y los distribuye a un
determinado nmero de lneas de salida.
Por este motivo, el demultiplexor se conoce
tambin como distribuidor de datos.
Los decodificadores pueden utilizarse tambin
como demultiplexores.
98
49
31/10/2015
Demultiplexorde
1a4 Lneas
Prctica 26
99
100
Demultiplexorde
1a8Lneas
Prctica 27
50
31/10/2015
MultiplexoresyDemultiplexores
Prctica 28 - Realizar ambas funciones, para realizar en laboratorio
es neceserio utilizar dos GAL16V8 dos GAL22V10
101
51

Convertidores

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Convertidores

Cargado por

Copyright:

Formatos disponibles

Sistemas Digitales II

El primer carcter siempre debe ser una letra mayscula

El segundo carcter no puede ser un guion bajo.

No se permite el uso de dos guiones juntos.

En este caso, ieee es la librera, std_logic_1164 es el paquete y all es la palabra

La descripcin por flujo datos indica la forma en que los

Las declaraciones concurrentes se encuentran

En VHDL existen tres tipos de declaraciones

Una funcin F depende de cuatro variables D, C, B, A, que

SeleccindeunaSeal(with select when)

La declaracin w i t h s e l e c t w h e n se utiliza para asignar un valor a una seal con base en

Las declaraciones secuenciales son aquellas en

No se puede mostrar la imagen en este momento.

DeclaracionesIF ELSIF ELSE

Los operadores relacinales se usan para evaluar la igualdad, desigualdad o la

DecodificadordeBDC aDecimal Simulacin

También podría gustarte