P.Q.P.I.

AUXILIAR MUNTATGE ORDINADORS CARLOS

CARDELO IES MVM

P U E R T A S L GI C A S
P U E R T A N O T O IN V ER S O RA
Se trata de una operacin que solo maneja una variable de entrada y otra
de salida. La salida toma el estado opuesto o inverso del que tiene la
entrada.

Tabla De La Verdad De La Puerta Inversora NOT

VALOR EN LA
ENTRADA

VALOR EN LA
SALIDA

P U E R T A O R O S U MA D O RA
Cuando distintas variables lgicas se combinan mediante la funcin OR, el
resultado toma el estado alto, verdadero o 1 si alguna de ellas tiene dicho
estado. La ecuacin que representa la funcin OR de dos variables de
entrada es la siguiente:
X=A+B

Tabla De La Verdad De La Puerta Sumadora OR

VALOR EN LA
PARTE A

VALOR EN LA
PARTE B

VALOR OBTENIDO EN
LA
SALIDA

28/02/201
1

Pgina 1

P U E R T A N O R O S U M AD O R A I N VE R S O RA
Esta puerta produce la funcin inversa de la puerta OR, es decir, la
negacin de la suma lgica de las variables de entrada. Su comportamiento
es equivalente a la de la puerta OR seguida de una NOT.

Tabla De La Verdad De La Puerta Sumadora Inversora NOR

VALOR EN LA
PARTE A

VALOR EN LA
PARTE B

VALOR OBTENIDO EN
LA
SALIDA

P U E R T A A N D O M U L T I P L I C AD O R A
Cuando varias variables lgicas, de tipo binario, se combinan mediante la
operacin lgica
AND, producen una variable de salida, que solo toma el nivel lgico 1,
estado alto o verdadero, si todas ellas tienen dicho nivel o estado. La
ecuacin lgica de la funcin AND para dos variables de entrada es la
siguiente:

Tabla De La Verdad De La Puerta Multiplicadora AND

VALOR EN LA
PARTE A

VALOR EN LA
PARTE B

VALOR OBTENIDO EN
LA
SALIDA

P U E R T A N AN D O M U L T I P LI C A D OR A IN VE R S O R A
La puerta NAND produce la funcin inversa de la AND, o sea, la negacin
del producto lgico de las variables de entrada. Acta como una puerta
AND seguida de una NOT.

Tabla De La Verdad De La Puerta Multiplicadora Inversora NAND

VALOR EN LA
PARTE A

VALOR EN LA
PARTE B

VALOR OBTENIDO EN
LA
SALIDA

P U E R T A O R E X C L U SI V A ( O R EX )
La salida de esta compuerta es 1, estado alto o verdadero si cada entrada
es 1 pero excluye la combinacin cuando las dos entradas son 1. La
funcin OR exclusiva tiene su propio smbolo grfco o puede expresarse
en trminos de operaciones complementarias AND, OR.

Funcin:

Tabla de la verdad de la puerta OR Exclusiva (EX-OR)

VALOR EN LA
PARTE A

VALOR EN LA
PARTE B

VALOR OBTENIDO EN
LA
SALIDA

P U E R T A N O R EX C L U SI V A ( N O RE X )

Funcin:

F= AB+
Tabla De La Verdad De La Puerta NOR Exclusiva
(NOREX)

VALOR EN LA
PARTE A

VALOR EN LA
PARTE B

VALOR OBTENIDO
EN LA

SALID
1

C I R C UI T O S C OM BI N A C I O N A LE S :
Un circuito combinacional es aquel que se forma exclusivamente por
funciones lgicas elementales; tiene un nmero determinado de entradas
y otro de salidas, y el estado de las salidas depende exclusivamente del
de las entradas y del circuito del que se trate.
Son de este tipo los circuitos siguientes:

Lgicos
Generador/Detector de paridad
Multiplexor y
Demultiplexor
Codificador y
Decodificador
Conversor de cdigo
Comparador
Aritmticos
Sumador
Aritmticos y lgicos
Unidad aritmtico lgica

Aunque se pueden disear mediante puertas lgicas, existen ya en el

mercado circuitos integrados que realizan las funciones mencionadas
(bloques MSI Medium Scale Integration) y
que son ms cmodos de emplear.

D I S E O D E CI R C U IT O S C O M B IN A C I ON AL E S
P R O C E S O D E D I SE O
Disear: Proceso por el cual se obtiene el objeto pedido a partir de
unas especificaciones iniciales.
Los pasos a seguir son los siguientes:

1. Estudio de las especificaciones iniciales, para entender realmente

qu es lo que hay que hacer.
2. Obtencin de las tablas de verdad y expresiones booleanas
necesarias. Nos describen qu funcin es la que se quiere implementar y
lo hacemos.

3. Simplificacin de las funciones booleanas. No basta con

implementar una funcin y ya est. Hay que implementar la mejor
funcin, esto es la ms simple (lo sencillo es lo que mejor
funciona!) Este punto es importantsimo!!!
4. Implementacin de las funciones booleanas utilizando puertas
lgicas. El resultado de esto es la obtencin de un esquema o plano del
circuito.
5. Construccin. El ltimo paso es llevar ese plano o circuito a la
realidad, construyendo fsicamente el diseo.
I M P L E ME N T A CI N D E F U N CI O N E S C O N C U A L Q U I ER T I P O
D E P U E RT A S
El proceso es muy sencillo. Slo hay que tomar la funcin que queremos
implementar e ir sustituyendo las operaciones del Algebra de Boole por
sus correspondientes puertas lgicas.
EJEMPLO 1:
Implementar la siguiente funcin, utilizando cualquier tipo de
puertas lgicas:

F= A + B +
C
Se trata de implementar un circuito que tiene tres bits de entrada: A, B y
C y como salida se quiere obtener la funcin F indicada. Se puede
realizar de muchas formas, pero vamos a ir poco a poco. Primero nos
fjamos que no tenemos ninguna restriccin. Es decir, en el enunciado
nos permiten utilizar cualquier tipo de puerta lgica, y con cualquier
nmero de entradas. Tampoco vamos a simplificar la funcin, porque lo
que queremos es ver cmo implementarla, aunque ya hemos visto que
siempre hay que simplificar! (y de hecho, esta
funcin se puede simplifcar ms, cmo?). Vemos que en la funcin hay tres
trminos que van
sumados:

A; B ;
C

Si empleramos una puerta lgica de 3 entradas, la representacin de la

funcin sera:

Ahora el problema solo consiste en obtener los 3 trminos por separado y

emplearlos como entradas de la puerta OR de 3 entradas.

El trmino

es el producto (puerta AND)de

y el negado de

C:

El trmino

lo obtenemos mediante un inversor:

Ahora, si empleamos una puerta AND:

Para obtener el trmino C, que es el ltimo que nos falta, nos fjamos
que es un producto de tres elementos, por lo que usaremos una puerta AND
de tres entradas:

y por ltimo

se obtienen mediante inversores:

y ahora unimos todas las piezas para obtener el circuito fnal:

E J E R C I CI O S :
Implementar solo con NAND las puertas: NOT, OR, NOR y AND.
NOT

OR

AND

NOT OR (N OR)

Implementar solo con NOR las puertas: NOT, OR, NAND y AND
OR

NOT

AND

NAND

Implementar solo con NAND la puerta OREX.

Implementar solo con NOR la puerta OREX

Implementar solo con NAND la puerta NOREX

Implementar solo con NOR la puerta NOREX

Implementar Y+W con NAND Implementar Y+W con NOR

Implementarcon AND

Implementar con NOR

A N L I S I S D E C IR C U I T O S C O M BI N A C I ON A L E S
Por anlisis entendemos lo contrario de diseo. Al disear partimos de unas
especifcaciones, obtenemos una tabla de verdad o una funcin booleana,
la simplifcamos y la implementamos con puertas lgicas. En el anlisis
partimos de un circuito y tendremos que obtener bien la tabla de verdad,
bien la expresin booleana, lo que nos permitir analizar si el circuito era el
ms ptimo o nos permitir hacer una re-implementacin de dicho circuito
utilizando otra tecnologa.
Si el circuito tiene pocas entradas, cuatro o menos, lo mejor es hacer la tabla
de verdad. Para
realizarla tomaremos puntos intermedios en el circuito, que incluiremos
tambin en la propia tabla. Iremos rellenando el valor de estos puntos
intermedios hasta obtener el valor de la funcin.
Y como siempre, lo mejor es ver un ejemplo.
Obtener la tabla de verdad del siguiente circuito:

Lo primero que haremos ser tomar puntos intermedios:

seleccionamos las salidas de las puertas lgicas y les asignamos una
variable boolena:

As:

F=a
+b
donde para obtener a y b, sustituimos las puertas lgicas por las
operaciones que representan:

a=
obteniendo de este
modo:

;
= AB

F=

b
+ AB

Para obtener la tabla de la verdad dibujaremos una tabla donde

aparezcan estos puntos intermedios, le daremos valores y, por ltimo,
los sumaremos, obteniendo el resultado buscado. Recordemos que:

A
B
0

De este modo si construimos una tabla con todos los pasos intermedios
obtendremos:

A
b=

C
+AB

b = AB

a=

F= a +

Aunque no los pide el enunciado del ejercicio, vamos a obtener la

expresin ms simplifcada de F, usando Karnagh, y la vamos a comparar
con la expresin F que antes obtuvimos. El diagrama de Karnaugh es muy
sencillo de obtener a partir de la tabla de verdad, puesto que slo un 0.
Pintamos este 0 en su casilla correspondiente (A=0, B=1 y C=1) y el
resto de casillas valdrn 1:

BC
0
0
0
1
1
1
1
0

1
1

A
Quedando como solucin simplificada:

F=A+
+
Comprobando que es la solucin ms simplificada.

CODIFICAR Y DECODIFI CAR

Todos los circuitos digitales funcionan aplicando a sus entradas seales
digitales. Las salidas de estos circuitos son seales elctricas del mismo tipo.
Cdigo es una combinacin de smbolos que tiene un determinado valor dentro
de un sistema establecido. Es una serie de unidades o de informacin que se
relaciona de manera preestablecida con conjunto de smbolos o signos que
indican el valor.
Cdigo binario: 0 No hay seal; 1 Seal elctrica de nivel adecuado
Cdigo numrico: 2 Cifra que indica la existencia de un par de unidades de una
cosa.
Los cdigos que empleamos en los sistemas digitales son los CDIGOS
BINARIOS, que consisten en combinaciones de unos y ceros.
Por ejemplo, si queremos representar el nmero 9 lo hacemos mediante combinacin
de unos y ceros:

910 (Decimal) = 10012 (Binario)

Los cdigos ms comunes son:
a)

Binario Natural: Representamos cualquier nmero decimal mediante

la combinacin Binaria correspondiente: 9 ser 1001
b) Decimal Codificado en Binario (BCD): para representar un nmero decimal
con este sistema se
representa cada dgito decimal mediante 4 bits (0 o 1) por separado,
con lo que la posible combinacin de bits nunca pasar de 10:
Ejemplo: Codificar en BCD el nmero 568.
Conversin directa tpica entre un nmero en decimal
y uno binario:

56810 =
10001110002
La representacin el mismo nmero decimal en cdigo BCD ser:

0101

1000

0110

Por tanto: 56810 = 010110000110BCD

El cdigo BCD cuenta como un nmero binario normal del 0 al 9, pero del
diez (1010) al quince (1111) no son permitidos pues no existen, para estos
nmeros, el equivalente de una cifra en decimal.
Este cdigo es utilizado, entre otras aplicaciones, para la representacin
de las cifras de los nmeros decimales en displays de 7 segmentos.

Existen 3 tipos de codificacin BCD:

 BCD Natural: Las 10 primeras cifras en orden creciente NATURAL

BCD Exceso tres: NO se emplean las 3 primeras cifras del BCD
natural ni las 3 ltimas de la codificacin hasta el nmero 16
BCD Aiken: Solo empleamos las 5 primeras cifras y las 5 ltimas de
la codificacin hasta el nmero 16

La tabla siguiente nos muestra los valores correspondientes a cada uno de estos
cdigos:

Sistema
Decimal
0
1
2
3
4
5
6
7
8
9

BCD Natural
000
0
000
1
001
0
001
1
010
0
010
1
011
0
011
1
100
0
100
1

BCD Exceso 3
001
1
010
0
010
1
011
0
011
1
100
0
100
1
101
0
101
1
110
0

BCD Aiken
000
0
000
1
001
0
001
1
010
0
101
1
110
0
110
1
111
0
111
1

c) Cdigos Progresivos: Se suelen emplear en procesos Industriales para

convertir magnitudes analgicas en digitales y consisten, fundamentalmente,
en que para pasar de una combinacin a la siguiente difiere solo en 1 bit (solo
se permite cambiar un bit de un cdigo al siguiente). Esta progresin sucede
tambin entre la ltima y la primera combinacin. Por eso se le llama tambin
cdigo cclico. El ms usado es el Cdigo de Gray.
Cdigo de GRAY: es utilizado principalmente en sistemas de posicin,
ya sea angular o
lineal. Sus aplicaciones principales se encuentran en la
industria y en robtica.
Cuando un nmero binario
pasa de:
0111 a 1000 (de 7 a 8 en decimal) o de
1111 a 0000 (de 16 a 0 en decimal) cambian
todas las cifras.
Para el mismo caso pero en
cdigo Gray:
0100 a 1100 (de 7 a 8 en decimal) o de
1000 a 0000 (de 16 a 0 en decimal) slo ha cambiado una cifra

La caracterstica de pasar de un cdigo al siguiente cambiando slo un

dgito asegura menos posibilidades de error.
Para convertir un nmero binario a cdigo Gray, se sigue el siguiente mtodo:
1. Se suma el nmero en binario con el mismo, pero el segundo sumando
debe correrse una cifra a la derecha.
2. Se realiza una suma binaria cifra con cifra sin tomar en cuenta el acarreo y
se obtiene la suma total.
3. Al resultado anterior se le elimina la ltima cifra del lado derecho (se elimina
el cero que est en
rojo), para obtener el cdigo GRAY.

110011
0

RECORDEMOS QUE:
0 +0 = 0
0+1= 1

1100110

1+0= 1

101010
10

1 + 1 = 10

10101
01

M T O D O P AR A C O N VE RT I R C D I G O G RA Y A BI N A RI O :
1. El primer dgito del cdigo Gray ser el mismo que el del binario
2. Si el segundo dgito del cdigo Gray es "0", el segundo dgito binario es igual
al primer digito binario, si este dgito es "1" el segundo dgito binario es el
inverso del primer dgito binario.
3. Si el tercer dgito del cdigo Gray es "0", el tercer dgito binario es igual al
segundo dgito binario, si este dgito es "1", el tercer dgito binario es el inverso
del segundo dgito binario..... y as hasta terminar.
Tabla de Cdigo de Gray para 4 bits:

Decimal
Gray
0
0000
1
0001
2
0011
3
0010
4

d)

0000
0001
0010
0011
0100

Decimal
Gray
8
1100
9
1101
10
1111
11
1110
12

1000
1001
1010
1011
1100

Cdigos Detectores y Correctores de ERROR: Existen cdigos ms

complejos que se emplean para detectar y, en ocasiones, corregir los errores
que se producen cuando enviamos datos por la red. El

error se detectar o corregir si se produce n un solo bit de la combinacin;

de todos modos, la posibilidad de que se produzca error en dos bits
simultneamente es muy remota.
El nmero mnimo de bits de estos cdigos es de 5.
Detectores de PARIDAD: Se forman aadiendo un bit ms a los de la
combinacin BCD.
Paridad PAR: El nmero de unos que contamos, INCLUIDO EL
DE PARIDAD, debe ser PAR.
Paridad IMPAR: El nmero de unos que contamos, INCLUIDO EL DE
PARIDAD, debe ser impar.

PARIDAD PAR

0 0 0

0 0 0

0 0 1

0 0 1

0 1 0

PARIDAD IMPAR

0 0 0

0 0 0

0 0 1

0 0 1

0 1 0

 Detector 2 entre 5 y detector BIQUINARIO (2 entre 7): Formados por

combinaciones de
5 y 7 bits respectivamente, siendo 2 el nmero de unos lgicos. El
ERROR se detecta contando el nmero de unos de cada
combinacin.
Generadores de PARIDAD: Un bit de paridad se genera mediante
un circuito sencillo compuesto por puertas XOR.
Cdigos Correctores de ERROR: Se utilizan principalmente en
procesos industriales y proporcionan el lugar que ocupa el bit
errneo, mediante un circuito adecuado que corrige
automticamente el error detectado en la informacin recibida. El
ms habitualmente empleado es el de HAMMING.
Cdigos Alfanumricos: Se emplean para representar informacin de
letras, nmeros y signos especiales. Los ms utilizados son los cdigos
ASCII (American Standard Code for Information Interchange).

C O D I F I C AD O R E S Y D E C O D I F I C AD O R E S
C O D I F I C AD O R E S
Al disear un sistema digital es necesario representar o codifcar en forma
binaria la informacin numrica y alfanumrica que se obtiene de dicho
sistema y, para ello, existen los circuitos COMBINACIONALES denominados
CODIFICADORES. Los codifcadores nos permiten compactar la
informacin, generando un cdigo de salida a partir de la
informacin de entrada.
Un codifcador es un circuito combinacional que cuenta con un nmero
n
determinado de entradas (2 ) , de las cuales slo una tiene el estado
lgico 1, y un nmero n de salidas, mediante las cuales se genera un
cdigo de varios bits que depende de cul sea la entrada excitada.
El diseo de un codifcador se realiza como el de cualquier circuito
combinacional.
2

Como ejemplo veremos un codifcador 2 entradas (4 entradas) y 2

salidas. La tabla de la verdad ser:

S1

a3
a2
S0

a1

a0

0x

1x

1
1

1
0

0
0

Los valores de las entradas representados por x se denominan trminos

indiferentes. Esto signifca que tanto si el valor de X=1 o X=2, los
valores de la salida sern idnticos.
Obtenidas y simplifcadas las funciones nos resultan:

S0 =

1(a2

+a3) S1 =
0(a1+

El circuito resultante:

2a3)

CODIFICAD OR 74LS148 COME RCIAL

Es un circuito construido en tecnologa TTL (5 v) con 8 entradas (Inputs) y 3
salidas (Outputs).
La principal aplicacin de este circuito es la de obtener un cdigo BINARIO a
partir de las lneas
de TECLADO.

Adems de las lneas de entrada y salida de datos (Inputs y Outputs),

dison de una entrada de INHIBICIN

de tal forma que SI SU VALOR

ES 1 NO CODIFICA. Tambin dispone de 2 salidas y

. La primera estar

a nivel bajo (L) cuando todas las entradas estn a nivel alto (H) y
la segunda pasa a nivel bajo cuando una entrada de datos esta a nivel alto.
La tabla de la verdad de este circuito es:

Se comprueba que EL NIVEL ACTIVO ES EL CERO y las salidas nos indican,

de forma negada, el valor binario correspondiente a la entrada activa.
El diagrama de puertas lgicas es el siguiente:

D E C O D I FI C AD O R E S
Realizan la funcin inversa a los codifcadores, ponen un valor lgico 0 o
1 en un salida, dependiendo de la combinacin de las entradas. Tendr,
n

por tanto n entradas y 2 salidas.

Un ejemplo ser un decodifcador de 2 entradas a 4 salidas:

a1

a0

S3

S2

S1

S0

Las ecuaciones lgicas que corresponden son:

= a0

aplicando Boole S0 =

S 1=

a1 ;

S 2=

a0 a1 ;

S 2=

2=
3=

1;

El circuito resultante ser:

D ECODIFICAD OR 74LS42 COMERCIAL

Tambin construido en tecnologa TTL, es un circuito comercial con 4
lneas de entrada y 10 de salida, en el que si aplicamos una combinacin
BCD a la entrada, activa la correspondiente lnea de salida. El nivel activo
en la salida es 0.
El smbolo lgico es el siguiente:

El diagrama de conexiones es como sigue:

el diagrama lgico con puertas seria el sguiente:

La tabla de la verdad es:

La entrada A3 proporciona una funcin til de inhibicin cuando el

74LS42 trabaja en modo decodifcacin 1de 8. A3 tambin se usa como
entrada en modo demultiplexor de 8 salidas.

G EN E RA D OR E S Y D E T E C T O RE S D E P AR ID A D
G EN E RA D OR D E P AR I D A D
Un bit de paridad se genera mediante un circuito sencillo compuesto por
puertas XOR. Como ejemplo disearemos un GENERADOR DE PARIDAD
PAR para una palabra de 8 BITS.
Recordemos que:
Paridad PAR: El nmero de unos que contamos, INCLUIDO EL DE
PARIDAD, debe ser PAR. Paridad IMPAR: El nmero de unos que
contamos, INCLUIDO EL DE PARIDAD, debe ser impar.
Por tanto el generador elemental de paridad (para 2 bits) ser:

Con la siguiente tabla de la

verdad:

Si tenemos palabras de mas de 2 bits, habr que combinar el nmero

necesario de puertas de
2 entradas, de modo que construyamos la XOR con las sufcientes entradas
para generar el bit de paridad. Por ejemplo, un generador para un circuito
de 8 bits deber cumplir la funcin:

BP = [(a

b)
(g

(c
h)]

Y, por tanto, el diagrama de puertas lgicas:

d)

(e

f)

D E T E C T O R D E P A RI D A D
La estructura es idntica a la del generador de paridad, pero aadiremos
como entrada el Bit de Paridad de la palabra a comprobar y lo
compararemos con el que nosotros generamos, si la salida resultado de
esta comparacin es 0, la transmisin es correcta y si es 1 la transmisin ha
fallado.
Veamos el detector de una palabra de 7 bits mas uno de paridad (BP).

C O M P A R A D OR E S
Son circuitos combinacionales que, al presentar en sus entradas 2 palabras
de N bits,detectan si son iguales o no , y si no lo son, cual de las dos es
mayor.
La puerta XOR es, de nuevo, el comparador elemental:

El proceso a seguir para disear un comparador se realiza a partir de

las condiciones de comparacin.

S0 es la salida para
A > B S1 es la
salida para A < B
S2 es la salida para
A=B
Con estas condiciones, la tabla de la verdad quedar:

S0

S1

S2

Las funciones
correspondientes son:

El diagrama de contactos
quedar:

S0 =
A
S1 = B

S2 = A B

COMPARADOR 7485 COMERCIAL

Es un comparador de palabras de 4 bits cada una que se puede conectar

en paralelo con otros de iguales caractersticas, para comparar palabras de
ms bits.
Si aplicamos las salidas A > B, A = B y A < B de un dispositivo
correspondiente a la etapa (4 bits) de 4 bits de menor peso de un
dispositivo, a las entradas correspondientes del mismo nombre del
dispositivo de 4 bits de mayor peso, obtendremos un comparador de 8 bits.

C O N V E R S OR ES D E C D I G O
Son circuitos Codifcadores y Decodifcadores que realizan funciones
especifcas y concretas de conversin de cdig, entre ellos los ms comunes
son los convertidores Decimal a BCD, BCD a Decimal y BCD a / segmentos
(par Displays de 7 segmentos).
Destacaremos los siguientes:
CONVERT ID OR SN 74LS147 10 A 4 DECIMAL A BCD COMERCIAL
Codifca 9 lneas de entrada a 4 de salida (BCD), la condicin decimal de
cero no requiere codifcacin porque a la salida tenemos cero cuando en
las 9 entradas tenemos nivel lgico alto (1):

CONVERT ID OR SN 74LS42 4 A 10 BCD A DECIMAL COMERCIAL

Es un Decodifcador multipropsito diseado para trabajar con 4 entradas BCD y
proporcionar
10 salidas independientes (Decimal). Acepta 4 entradas BCD de nivel alto
(1) y proporciona 10 salidas (decimal) de nivel bajo. El cero se da cuando
todas las entradas estn a 1 y proporciona
1 en todas las salidas a partir del momento en que en las entradas
aparece una combinacin lgica mayor que 9 en decimal.
La Tabla de la Verdad:

D ECODIFICAD OR BCD A 7 SEG MEN TOS SN74LS47 COMERCIAL

El circuito admite 4 bits de entrada Binario Codifcado en Decimal (BCD) y,
dependiendo del estado de las entradas auxiliares, decodifca estos datos a
un visualizador numrico de 7 segmentos. Posee tambin una entrada
(negada) de Test de Lmpara LT y una de Supresin de cero (tambin
negada) BI/RBO

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS

CARDELO IES MVM

28/02/2011
Pgina 33

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS

CARDELO IES MVM

28/02/2011
Pgina 34

M U L T I P LE X O RE S Y D E M U L T I P L EX O RE S
M U L T I P LE X O RE S ( O M U L T I P L EX AD O RE S)
La funcin de Multiplexar consiste en enviar a voluntad, mediante un
mecanismo de seleccin, por un nico canal de salida (y por uno solo) la
informacin presente en alguna de las varias lneas de entrada.
El multiplexor ms elemental es el Conmutador elctrico, tambin lo
serian los selectores de varias posiciones.

Los circuitos combinacionales que realizan esta funcin estn formados por
N lneas de entrada de informacin, UNA salida y n entradas de control.
n
La relacin entre las entradas de informacin y de control es: N
(un
multiplexor con 8 entradas de informacin tendr 3 entradas de control
3
2 =8).

=2

MULT IPLEXOR COMERCIA L DE 8 ENT RADAS 74HC 151

3

Se trata de un multiplexor de 8 entradas y 3 de control (2 ), que cumple la

siguiente tabla de la verdad:

28/02/201
1

Pgina
35

Las entradas S0, S1 y S2 son las entradas de control. La entrada es de

inhibicin cuando la tenemos a 1 (nivel alto) y pone a cero la salida.
Dispone de 2 salidas complementarias Y (salida) y la (complementaria
de Y).

D E M U LT I P L EX O RE S ( O D EM U L T I P L EX AD O R E S )
Son circuitos que realizan la funcin inversa de los anteriores, es decir que
tienen una nica entrada,
3

salidas de datos y

entradas de control

(2 =8 salidas). La informacin presente en la entrada la transmitimos a

la salida seleccionada mediante las entradas de control.
Podemos utilizar para esta misin los circuitos integrados comerciales como
demultiplexores y como decodifcadores indistintamente (74LS42).

D EMULTIPLEX OR COMERC IAL DE 8 SALIDAS SN7 4LS138

Esta diseado especialmente para seleccionar la direccin de
decodifcacin de los chips de memoria de alta velocidad. Gracias a las
mltiples entradas de inhibicin se puede expandir a
24 salidas de decodifcacin, acoplando varios 74LS138.
La tabla de la verdad es la siguiente:

Posee 3 entradas de DIRECCIN (A0, A1 y A2) que determinan la salida

donde tendremos valor bajo [Salida (OUT) por nivel bajo (LOW)] y 3
entradas de Inhibicin, de las cuales 1 es por nivel alto (
por nivel bajo

1).

E3)

y las otras dos

Para emplearlo como Demultiplexor

haremos servir una de las entradas de nivel bajo ( 0 y 1) como

dato, mientras las otras las mantenemos al nivel requerido (alto
para

E1 y

bajo para la otra entrada de nivel bajo) CONSTANTE.

Las entradas mltiples de Inhibicin permiten una fcil expansin de

5
8 hasta 32 salidas decodifcadas (5 entradas de seleccin son 2 =
32), empleando un inversor (74LS04).

C I R C U I T O S S U MA D O RE S
La suma o adicin binaria es anloga a la de los nmeros decimales. La
diferencia radica en que en los nmeros binarios se produce un acarreo o
me llevo (carry) cuando la suma excede de uno mientras en decimal se
produce un acarreo cuando la suma excede de nueve (9).

10 + 15 = 25

De la operacin extraemos las siguientes conclusiones:

1.

Los nmeros o sumandos se suman en paralelo o en columnas,

colocando un nmero encima del otro. Todos los nmeros bajo la
misma columna tienen el mismo valor posicional.
2. El orden de ubicacin de los nmeros no importa (propiedad
conmutativa).

El circuito lgico de suma ms elemental es el SEMISUMADOR, que suma

2 bits (A y B) que genera un bit de suma y un bit de acarreo cuando este
se produce.
La operacin de un semisumador se puede sintetizar mediante las
siguientes 2 operaciones booleanas:

S=A
B
Y el acarreo (me
llevo):

C0 = A B

As la tabla de la verdad ser:

S
()

C0

Y el diagrama de smbolos:

Para realizar una suma binaria donde se tenga presente un acarreo (carry)
de entrada se debe implementar un circuito que tenga presente esta nueva
variante; como es el caso del sumador
completo. El sumador completo tiene 3 entradas que se suman y son: A,
B, y Cin (entrada de arrastre), y las salidas habituales S () y Co (suma y
salida de arrastre)

Donde HA es el semisumador ya visto y FA el sumador completo.

Es decir que un sumador total o completo tendr la siguiente tabla de la
verdad:

()

C0

Cin

0
0

0
0

1
0

1
1

0
0

0
1

1
1

1
1

Con las funciones siguientes:

S = Cin
B)
C0 =

(A

Que nos dar una implementacin mediante puertas:

SUMAD OR T OT AL INTEGR AD O 74 LS83 DE 4 BIT S CON ACARRE O

Es un circuito que suma 2 nmeros binarios de 4 bits ms el bit de
acarreo Cin entregado exteriormente a la entrada C0

El diagrama de puertas del 7483:

La tabla de la verdad:

Y la funcin suma aparece en sus salidas (

1 a 4 ) y el acarreo de
salida C 4 que tambin proporciona. Cumple la siguiente frmula:
0

C0 + 2 (A1 + B1)+ 2 (A2 + B2)+ 2 (A3 + B3) + 2 (A4 + B4 )= 2

1
2
+ 2 2 + 2
3
4
3 + 2 4 + 2 C4
Como ejemplo:

R E S T A B IN AR IA
La resta o sustraccin de nmeros binarios es similar a los nmeros
decimales. La diferencia radica en que, en binario, cuando el minuendo es
menor que el sustraendo, se produce un prstamo o borrow de 2, mientras
que en decimal se produce un prstamo de 10. Al igual que en la suma, el
proceso de resta binaria, se inicia en la columna correspondiente a la de los
dgitos menos significativos. Las reglas que rigen la resta binaria:

Y el circuito lgico, llamado semirrestador (HS), que sustrae un B de un

bit A y suministra un bit de diferencia (Di) y un bit de prstamo (Bo):

La operacin de un Semirrestador anterior se puede resumir mediante

las 5 ecuaciones booleanas:

Di = A
A

+ B=

B Bi =

(borrow)
A continuacin tenemos el proceso de resta de 2 nmeros binarios de 5 bits.
El objeto de esta
operacin es ilustrar el manejo de los prstamos y plantear la
necesidad de un restador completo de 2 bits que tenga, como
entradas, el minuendo, el sustraendo, y el prstamo
anterior y ofrezca como salidas, la diferencia y el prstamo, si existe.
El diagrama de bloques y conexin en bloques de un restador completo
ser como el que se muestra a continuacin:

U N ID A D E S A RI T ME T I C O L G I CA S
La unidad aritmtico lgica, tambin conocida como ALU (siglas en ingls
de arithmetic logic unit), es un circuito digital que calcula operaciones
aritmticas (como suma, resta, multiplicacin, etc.) y operaciones lgicas
(si, y, o, no), entre dos nmeros.
Muchos tipos de circuitos electrnicos necesitan realizar algn tipo de
operacin aritmtica,
as que incluso el circuito dentro de un reloj digital tendr una ALU
minscula que se mantiene sumando 1 al tiempo actual, y se mantiene
comprobando si debe activar el pitido del temporizador, etc.
Los ms complejos circuitos electrnicos son los que estn construidos dentro
de los chips

de microprocesadores modernos ; por lo tanto, estos procesadores tienen

dentro de ellos un

ALU muy complejo y potente. De hecho, un microprocesador moderno (y los

mainframes) pueden tener mltiples ncleos, cada ncleo con mltiples
unidades de ejecucin, cada una de ellas con mltiples ALU.
Muchos otros circuitos pueden contener en el interior una unidad
aritmtico lgica: unidades de procesamiento grfco como las que estn
en las GPU NVIDIA y ATI, FPU como el
viejo coprocesador matemtico 80387, y procesadores digitales de seales
como los que se
encuentran en tarjetas de sonido Sound Blaster, lectoras de CD y los
televisores de alta definicin. Todos stos tienen en su interior varias
ALU potentes y complejas.

El anterior es un tpico smbolo esquemtico para una ALU: A y B son

operandos; R es la salida;
F es la entrada de la unidad de control; D es un estado de la salida.
La ALU se compone bsicamente de: Circuito Operacional, Registros de
Entradas, Registro Acumulador y un Registro de Estados, conjunto de
registros que hacen posible la realizacin de cada una de las operaciones.
La mayora de las acciones de la computadora son realizadas por la ALU. La
ALU toma datos de los registros del procesador. Estos datos son procesados
y los resultados de esta operacin se almacenan en los registros de salida
de la ALU. Otros mecanismos mueven datos entre estos registros y la
memoria.
Una unidad de control controla a la ALU, al ajustar los circuitos que le
seala a la ALU qu operaciones realizar.
Una ALU simple de 2 bits que hace operaciones de AND, OR, XOR y
adicin es la que corresponde al esquema siguiente:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS

CARDELO IES MVM

28/02/2011
Pgina 47

La mayora de las ALU pueden realizar las siguientes operaciones:

Operaciones aritmticas de nmeros enteros (adicin,
sustraccin, y a veces multiplicacin y divisin, aunque esto
es ms complejo)
Operaciones lgicas de bits (AND, NOT, OR, XOR, XNOR)
Operaciones de desplazamiento de bits (Desplazan o rotan una
palabra en un nmero especfco de bits hacia la izquierda o la
derecha, con o sin extensin de signo). Los desplazamientos pueden
ser interpretados como multiplicaciones o divisiones por 2.
Un ingeniero puede disear una ALU para calcular cualquier
operacin, sin importar lo compleja que sea; el problema es que
cuanto ms compleja sea la operacin, tanto ms costosa ser la ALU,
ms espacio usar en el procesador, y ms energa disipar, etc.
Las entradas a la ALU son los datos en los que se harn las operaciones
(llamados operandos) y un cdigo desde la unidad de control indicando qu
operacin realizar. Su salida es el
resultado del cmputo de la operacin.
En muchos diseos la ALU tambin toma o genera como entradas o
salidas un conjunto de cdigos de condicin desde o hacia un registro de
estado. Estos cdigos son usados para indicar casos como acarreo
entrante o saliente, overfow, divisin por cero, etc.

B I B LI O GR A F A
Donald L. Shilling y Charles Belove. Circuitos Electrnicos Discretos
e Integrados (2 Edicin): Marcombo - 1985
Antonio Gil Padilla. Electrnica General. 1. Dispositivos y sistemas
digitales: McGrau Hill 1992
Juan Gonzlez Gmez. CIRCUITOS Y SISTEMAS DIGITALES: Apuntes
de Clase. Octubre 2002 - GNU Free Documentation License
Catlogos de
Componentes:
National
Semiconductor 1995
Motorola FAST AND LS TTL DATA
Philips File under Integrated Circuits, IC06
ON semiconductors December, 1999 rev. 6
WEB:
28/02/201
1

Pgina
48

Sumador

http://es.wikipedia.org/wiki/Sumador

ALU
%C3%B3gica

http://es.wikipedia.org/wiki/Unidad_aritm%C3%A9tico_l

Puertas

http://es.wikipedia.org/wiki/Puerta_l%C3%B3gica

28/02/201
1

Pgina
49

CONTENIDO
PUERTAS LGICAS
...................................................................................................................
................1
PUERTA NOT O INVERSORA
..................................................................................................................1
PUERTA OR O SUMADORA
...................................................................................................................1
PUERTA NOR O SUMADORA INVERSORA
..............................................................................................2
PUERTA AND O
MULTIPLICADORA......................................................................................................
..2
PUERTA NAND O MULTIPLICADORA INVERSORA
..................................................................................3
PUERTA OR EXCLUSIVA (OREX)
.............................................................................................................3
PUERTA NOR EXCLUSIVA (NOREX)
........................................................................................................4
CIRCUITOS COMBINACIONALES:
..............................................................................................................5
Diseo de circuitos combinacionales
....................................................................................................5
Proceso de diseo
............................................................................................................................
5
Implementacin de Funciones con cualquier tipo de puertas
...............................................................6
Ejemplo 1:
............................................................................................................................
............6
Ejercicios: ...........................................................................................................
..............................8
Anlisis de circuitos combinacionales
.................................................................................................11
Codificar y Decodificar
................................................................................................................14
Mtodo para convertir cdigo GRAY a binario:
..............................................................................16

CODIFICADORES Y
DECODIFICADORES................................................................................................1
9
Codificadores ......................................................................................................
...........................19
Codificador 74LS148 comercial
...............................................................................................20
Decodificadores ..................................................................................................
...........................22
Decodificador 74LS42
comercial..............................................................................................23
GENERADORES Y DETECTORES DE PARIDAD
.......................................................................................25
Generador de Paridad
....................................................................................................................25
Detector de Paridad
.......................................................................................................................27
COMPARADORES.......................................................................................................
.........................27
Comparador 7485 comercial
...................................................................................................29

CONVERSORES DE CDIGO
................................................................................................................30
Convertidor SN74LS147 10 a 4 Decimal a BCD comercial
.........................................................30
Convertidor SN74LS42 4 a 10 BCD a Decimal
comercial...........................................................31
Decodificador BCD a 7 Segmentos SN74LS47 comercial
..........................................................32
MULTIPLEXORES Y DEMULTIPLEXORES
...............................................................................................35
Multiplexores (o Multiplexadores)
.................................................................................................35
Multiplexor comercial de 8 entradas 74HC151
........................................................................35
Demultiplexores (o Demultiplexadores)
.........................................................................................37
Demultiplexor comercial de 8 salidas SN74LS138
....................................................................37
CIRCUITOS
SUMADORES.............................................................................................................
........39
Sumador total integrado 74LS83 de 4 bits con
acarreo............................................................42
RESTA BINARIA
.................................................................................................................................
..44
UNIDADES ARITMETICOLGICAS
........................................................................................................45
Bibliografa..................................................................................................
...........................................48