UNIVERSIDAD TCNICA DE

AMBATO
FACULTAD DE INGENIERA EN SISTEMAS,
ELECTRNICA E INDUSTRIAL
CARRERA DE ELECTRNICA Y COMUNICACIONES
Preparatorio #01
TEMA:

Diseo de circuitos
combinacionales.

INTEGRANTES:

Integrante 1
Integrante 2
Integrante 3
Integrante 4

FECHA:
14/Octubre/2015
MODULO:

VLSI

SEMESTRE:

Octavo B

PROFESOR:
Crdova

Ing. Patricio

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

PREPARATORIO #01- Diseo de circuitos

combinacionales
I.

OBJETIVOS:
Objetivo General:
Disear un sistema por medio de circuitos combinacionales
que permita el control de dos bombas en el llenado del nivel
de lquido en un depsito.
Objetivos Especficos:
Analizar el funcionamiento de circuitos secuenciales en el
control de llenado del nivel de lquido en un depsito.
Determinar una
solucin
por
medio
de circuitos
combinacionales que permita controlar de forma efectiva las
bombas de llenado de lquido.
Implementar un modelo de la solucin del llenado de lquido
utilizando circuitos lgicos.

II.

MARCO TERICO:
CIRCUITO COMBINACIONAL:
Un circuito combinacional consta de compuertas lgicas cuyas
salidas en cualquier momento estn determinadas en forma
directa por la combinacin presente de las entradas sin tomar
en cuenta las entradas previas. Un circuito combinacional
realiza una operacin especifica de procesamiento de
informacin, especificada por completo en forma lgica por un
conjunto de funciones booleanas.[1]
FUNCIN SIMPLIFICADA
Una vez obtenida la expresin para un circuito lgico, podemos
reducirla a una forma ms simple que contenga menos
trminos, o menos variables en uno o ms trminos. La nueva
expresin se puede usar para implementar un circuito que sea
equivalente al circuito original, pero que tenga menos
compuertas y conexiones. [2]
COMPUERTAS UNIVERSALES
Los circuitos digitales con mayor frecuencia se construyen
mediante compuertas NAND y NOR en lugar de con compuertas

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

AND y OR. Las primeras son ms fciles de fabricar con

componentes electrnicos y son las compuertas bsicas
empleadas en todas las familias de lgica de CI digitales. En
virtud del destacado papel que las compuertas NAND y NOR
desempean en el diseo de circuitos digitales, se han
desarrollado reglas y procedimientos para convertir funciones
booleanas expresadas en trminos AND OR y NOT en diagramas
lgico NAND y NOR equivalentes.
Circuitos NAND
Se dice que la compuerta NAND es una compuerta universal
porque cualquier sistema digitalpuede implementarse con ella.
Para demostrar que cualquier funcin booleana se puede
implementarcon compuertas NAND, basta con demostrar que
las operaciones lgicas AND, OR ycomplemento se pueden
obtener exclusivamente con compuertas NAND.

Fig. 1 Operaciones lgicas con compuertas NAND

Fig. 2 Dos smbolos grficos para las compuertas NAND

La implementacin de funciones booleanas con compuertas

NAND requiere expresar la funcin en forma de suma de
productos.
Implementacin NOR
La operacin NOR es el dual de la operacin NAND. Por tanto,
todos los procedimientos y reglaspara la lgica NOR son el dual
de los procedimientos y reglas correspondientes que se
handesarrollado para la lgica NAND. La compuerta NOR es otra
compuerta universal que sirvepara implementar cualquier
funcin booleana.

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

Fig. 3 Operaciones Lgicas con compuertas NOR

Una implementacin de dos niveles con compuertas NOR

requiere simplificar la funcin en forma de producto de sumas
FORMAS CANNICAS
Minitrminos y maxitrminos
Una variable binaria podra aparecer en su forma normal (x) o
en su forma complementada (x)
Suma de mini trminos
Los mini trminos cuya suma define a la funcin booleana son
los que producen los unos de la funcin en una tabla de verdad.
Puesto que la funcin puede dar 1 o 0 con cada mini trmino, y
n
dado que hay 2
minitrminos, podemos calcular que el
nmero de funciones que es posible formar conn variables es
22 n . A veces es til expresar la funcin booleana en su forma
de suma de mini trminos.
Si no est ya en esa forma, esto se logra expandiendo primero
la expresin a una suma de trminos AND. Luego se examina
cada trmino para ver si contiene todas las variables.
Si falta una o ms variables, se le hace AND con una expresin
como x + x, donde x es una de las variables faltantes.
Producto de maxitrminos
Cada una de las

22 n

funciones de n variables binarias se

puede expresar tambin como un productode maxitrminos.

Para expresar la funcin booleana como producto de maxi
trminos, primero debe ponerse en formato de trminos OR.
Esto podra hacerse con la ayuda de la ley distributiva,
x+yz=(x+y)(x+z). Luego, se hace el OR de cualquier variable
faltante x en cada trmino OR con xx.
MULTIPLEXOR

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

Un multiplexor es un circuito combinacional que selecciona

informacin binaria de una de muchas lneas de entrada y la
enva a una sola lnea de salida. La seleccin de una lnea de
entrada dada se controla con un conjunto de lneas de
n
seleccin. Normalmente, hay 2
lneas de entraday n lneas
de seleccin cuyas combinaciones de bits determinan cul
entrada se selecciona.
Los minitrminos de una funcin se generan en un multiplexor
mediante el circuito asociado a las entradas de seleccin. Los
minitrminos individuales se pueden seleccionar con las
entradas de datos.
Esto ofrece un mtodo para implementar una funcin booleana
de n variables con un multiplexor que tiene n entradas de
n
seleccin y 2 entradas de datos, una para cada minitrmino.
[1]
DEMULTIPLEXOR
Un demultiplexor DEMUX realiza la operacin inversa: toma una
sola entrada y la distribuye sobre varias salidas. En otras
palabras el demultiplexor toma la fuente de datos de entrada y
la distribuye de manera selectiva a 1 de N canales de salida,
igual que un interruptor de posiciones mltiples [2]
CODIFICADOR
Un codificador es un circuito digital que efecta la operacin
inversa de la que efecta un decodificador. El codificador tiene
2n
(o menos) lneas de entrada y n lneas de salida.
Estasltimas generan el cdigo binario correspondiente al valor
de entrada
DECODIFICADOR
En los sistemas digitales, las cantidades discretas de
informacin se representan con cdigos binarios. Un cdigo
2n elementos
binario de n bits puede representar hasta
distintos de informacincodificada. Un decodificador es un
circuito combinacional que convierte informacinbinaria de n
2n lneas de salida
lneas de entrada a un mximo de
distintas.

Si

la

informacin

codificada

en

bits

tiene

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

combinaciones que no se usan, el decodificador podra tener

n
menos de 2 salidas.
Puesto que cualquier funcin booleana es susceptible de
expresarse como suma de mini trminos, es posible utilizar un
decodificador para generar los mini trminos y una compuerta
OR externa para formarla suma lgica. As, cualquier circuito
combinacional con n entradas y m salidas se puede
implementar con un decodificador de n a 2n lneas y m
compuertas OR.[1]
III.

MATERIALES Y EQUIPOS

IV.

2 C.I. 7408 (4 Compuertas AND dos entradas)

2 C.I. 7432 (4 Compuertas OR dos entradas)
1 C.I. 7404 (6 Compuertas NOT)
1C.I. 74150 (Multiplexor 16 a 1)
1C.I. 74154 (Decodificador )
Cables de Conexin
Fuente de Voltaje 5V
Protoboard
Resistencias
LEDs
DIAGRAMAS Y ESQUEMAS
Problema a desarrollar
Se desea controlar dos bombas B1 y B2 de acuerdo con el nivel
de lquido existente en un depsito. Su funcionamiento es el
siguiente:
Si el nivel de agua est por debajo del nivel mnimo marcado
por el sensor c arrancarn las dos bombas.
Cuando el nivel de lquido est comprendido entre los dos
sensores (depsito con nivel medio), c y d debe funcionar la
bomba B1, o B2 si el sensor de temperatura de la bomba B1,a
se ha activado. La bomba se parar cuando se supere el nivel
mximo marcado por el sensor d.
En caso se funcionamiento anormal de los sensores de nivel,
(activado el sensor d y no el c), las dos bombas se pararn.
Adems, ambas bombas poseen sendos sensores
de
temperatura a y b para B1 y B2 respectivamente, de forma
que cuando la temperatura de alguno de ellos supera el valor
marcado por el sensor de temperatura dicha bomba parar.

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

Fig. 4 Esquema del sistema de llenado de lquido

Funciones
a. Primera forma cannica
Bomba 1 (B1)

a b c d+
a b c d+
a bc d
B 1=a b c d+

Bomba 2 (B2)

a b c d+
a b c d
B 2=a b c d+

b. Segunda forma cannica

Bomba 1 (B1)

c+ d ) ( a+ b+
c + d ) ( a +b+ c+ d ) ( a + b+c + d ) ( a + b+ c +d ) (
B 1=( a+b +c + d ) ( a+b+ c + d ) ( a+ b+
Bomba 2 (B2)

c+ d ) ( a+ b+
c+ d ) ( a+ b+
c +d ) ( a+ b+
c + d ) (
B 2=( a+b +c + d ) ( a+b+ c + d ) ( a+b+ c + d )( a+ b+
c. Funcin simplificada
Bomba 1 (B1)
ab
cd
00
01

00

01

11

10

1
1

0
0

0
0

1
1

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

11
10

0
0
0
0
0
0
Figura. Mapa de Karnaugh para la bomba 1.

0
0

B 1=a d

B 1=a+d

aplicando ley de Morgan , loque reduce aluso de una compuerta NOR

Bomba 2 (B2)
ab
cd
00
01
11
10

00

11

1
0
0
0
0
0
0
0
0
1
0
0
Figura. Mapa de Karnaugh para la bomba 2.

B 1=b c d +a b d
c
( + a)
B 1=b d

01

Funcin simplificada

10
0
0
0
1

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

Fig. 5 Simulacin de la funcin simplificada

Funciones con compuertas universales

Funcin NAND

Nand

( (B C D) (A B D))

Fig. 6 Simulacin de la funcin con compuertas NAND

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

Funcin NOR
B 1= A + D

D)
D)+ ( A + B+
B 2=( B+C+

Fig. 7 Simulacin de la funcin con compuertas NOR

Funcin con Multiplexores

b 1= abcd+
a b c d+ a bc d

d +a bcd
+ a b c d
b 2= abcd+
abc

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

Fig. 8 Simulacin de la funcin con multiplexores

Funcin con Codificadores

U2:A
1

U4:B

U4:A

4
6

7404

U2:B
3

5
2
7432
4

7404

7432

U2:C

U4:C
6

D16

U1

0
0

23
22
21
20

18
19

A
B
C
D
E1
E2

10

7404
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

1
2
3
4
5
6
7
8
9
10
11
13
14
15
16
17

U2:D
13

7432

D13

7404

U2:F
9

LED-RED

U3:A

8
1

7404

U2:E

11

2
10

U3:B

7432
4

7404

U5:A
U6:A

74154
1

LED-RED

12

1
3
2

7404

7432

2
7408

Fig. 9 Simulacin de la funcin con Decoders

V.

RESULTADOS ESPERADOS:

Las dos bombas B1 y B2 se representa por medio de LEDs

e indican el nivel de lquido existente en un depsito los
cuales debern encenderse para indicar la activacin de
las diferentes bombas y apagadas cuando las mismas
deban dejar de operar.

Los sensores de nivel de aguay sensores de

temperaturase representan por medio de DIP switch. Los
cuales indican una activacin por medio de un uno lgico

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

y una desactivacin por medio de una entrada de cero

lgicos.

VI.

VII.

VIII.

Se debe obtener una solucin real por medio de circuitos

combinacionales que simule el funcionamiento real del
sistema de llenado de lquido con sus diferentes requisitos
y restricciones.

RESULTADOS OBTENIDOS:

CONCLUSIONES:

RECOMENDACIONES

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

IX.

REFERENCIAS BIBLIOGRAFICAS

[1 M. Mano, Diseo Digital, Mexico: Pearson Education, 2003.

]
[2 R. J. Tocci, Sistemas Digitales: Principios y aplicaciones, Mexico: Pearson
] Educacin, 2003.