Revista Ciencia Innovacin y Tecnologa, Facultad de Ingeniera, JDC

ISSN. Vol. Ao. Pgs.

REVISION TEORICA ELECTRONICA Y FISICA DE UN TRANSISTOR DE EFECTO DE
CAMPO DE UNION PN
REVIEW THEORETICAL FIELD EFFECT TRANSISTOR PN JUNCTION
FRANCO MALOBERTI1 Ph.D. DANIEL AUGUSTO CASTELLANOS CORONADO1, PhD(c),
EDWIN JAVIER SNCHEZ URIZA2, PhD(c)
Laboratorio de Microsistemas Integrados, IMS, Doctorado en Microelectrnica, Universidad de Pava,
Pava, Italia
1

franco.maloberti@unipv.it

danielaugusto.castellanoscor01@universitadipavia.it

Laboratorio de Energa, Doctorado de Investigacin en Ingeniera Electrnica,

Informtica y Elctrica, Universidad de Pava, Pava, Italia
2
edwinjavier.sanchezuri01@universitadipavia.it
Grupo de Investigacin GEATIC, Facultad de Ingeniera, Fundacin Universitaria Juan de
Castellanos, Tunja, Colombia.
1
dcastellanos@jdc.edu.co,2esanchez@jdc.edu.co
Resumen: Esta revisin de la Electrnica y la Fsica del transistor de efecto de campo de unin pn
pretende explicar y entender los mecanismos de su funcionamiento. Este tipo de transistor hace uso del
siguiente mecanismo variando el ancho de la capa de desercin de una unin pn modula un voltaje de
polarizacin, aplicado a la unin, este dispositivo hace uso de este mecanismo, para controlar la
corriente que pasa a travs de una regin acotada por una o ms uniones pn. Como fluye baja corriente
hacia la unin pn con polarizacin inversa, entonces consume una pequea cantidad de potencia en el
electrodo de control, por lo tanto la corriente controlada entrega mas potencia. Esta es la explicacin
sintetizada del dispositivo que se llama transistor de efecto de campo, de unin pn (JFET, junction field
efecct transistor) y se usa como un amplificador de potencia.

Abstract. This revision of the Electronics and Physics field effect transistor pn junction aims to explain
and understand the mechanics of its operation. This type of transistor uses the following mechanism
varying the width of the depletion layer in a pn junction modulates a bias voltage applied to the
junction, the device uses this mechanism, to control the current passing through a region bounded by

Revista Ciencia Innovacin y Tecnologa, Facultad de Ingeniera, JDC

ISSN. Vol. Ao. Pgs.
one or more pn junctions. As low stream flows to the pn junction reverse biased, then it consumes a
small amount of power to the control electrode, therefore the controlled current delivery more power.
This is the explanation synthesized device called field effect transistor, pn junction (JFET transistor
junction field efecct) and used as a power amplifier.
Palabras Clave. Unin pn, capa de desercion, corriente saturacin, voltaje saturacion . transistor efecto
de campo.
Keywords. Pn unin, desertion regin, saturation current, saturation voltage, transistor junction field
efecct.
INTRODUCCIN
La estructura que se detalla en la figura 1, compuesta por una capa de tipo n dbilmente contaminada,
encima de un sustrato tipo p, para obtener esta estructura se hace crecer una capa epitaxil tipo n sobre
un sustrato tipo p, por lo tanto la regin tipo n es relativamente uniforme y controla bien la
concentracin del contaminante.

Figura 1. Estructura bsica de un transistor de efecto de campo de unin pn de canal n. La regin tipo n
esta mnimamente contaminada, limitada po el sustrato tipo p y una difusin de compuerta tipo p.
Luego que se forma uniformemente la capa tipo n, mnimamente contaminada, se aaden por difusin
dos regiones tipo n mximamente contaminadas ( denotadas por n *) como se muestra en la figura 1, de
manera que resulta un buen contacto hmico es decir al estudiar los contactos metal semiconductor, se
consideran casos en los que se disminuyen los portadores mayoritarios en el semiconductor, en relacin
con la densidad de dichos portadores en el volumen, cerca del metal y en los que existe una barrera
para la transferencia de electrones desde el metal. Es decir, cualquier voltaje aplicado se despliega a
travs de la regin de la unin y las corrientes acotadas por el contacto. El caso contrario, en el cual el

Revista Ciencia Innovacin y Tecnologa, Facultad de Ingeniera, JDC

ISSN. Vol. Ao. Pgs.
mismo contacto tiene una resistencia mnima al flujo de la corriente, cuando se compara con la del
volumen, define un contacto hmico. Cuando se aplica un voltaje a travs de un elemento, la cada de
voltaje a travs de un contacto hmico es mnima, comparada con cualquier cada de voltaje en el
volumen.
Para obtener un mejor contacto hmico con la regin mnimamente contaminada, conocida como canal.
Los electrodos n+ se denominan electrodos fuente y drenaje. La fuente es el electrodo que proporciona
los portadores totales al canal. Es decir, en un Transistor JFET de canal n, fluye corriente convencional
del drenaje hacia la fuente.
La unin pn encima del canal, en la figura 1, su funcin es como elemento de control, cuando se le
aplica una polarizacin inversa, se conoce como compuerta. El canal se define, en la parte superior, por
la zona de desercin de la compuerta y en la parte inferior por la zona de desercin en la unin pn del
sustrato, por lo general esta al potencial de tierra. Entonces si el drenaje se polariza positivamente, hay
flujo de corriente del drenaje a la fuente, por medio del canal. Ahora si conecta la fuente a tierra y se
aplica un voltaje negativo al electrodo p, entonces la regin de desercin de la unin se ensancha y el
canal se agosta, a medida que el canal se angosta, se acelera la resistencia y disminuye el flujo de
corriente del drenaje hacia la fuente. Por lo tanto, una seal aplicada a la compuerta controla la
correinte que fluye a travs del canal [1].
Con el fin de analizar el JFET desde el punto de vista electrnico y fsico, primero se considera una
polarizacin muy pequea.

Revista Ciencia Innovacin y Tecnologa, Facultad de Ingeniera, JDC

ISSN. Vol. Ao. Pgs.
1. ANALISIS DEL DISPOSTIVO JFET
Para analizar el dispositivo JFET, se necesita una polarizacin mnima, V D, aplicada al electrodo de
drenaje, de modo que la fuente se conecta a tierra. Bajo esta condicin, la polarizacin compuerta canal
y, por consiguiente, el ancho de la regin de desercin de la compuerta es uniforme, en todo el canal. El
voltaje de la compuerta se denota con VG.

Figura 2. Regin del Canal de un Transistor JFET con longitud de compuerta L.

En la figura 2 se muestra una vista amplificada de la regin del canal, con una estructura en una sola
dimensin, con una longitud de compuerta L, entre las regiones de fuente y drenaje. La corriente de
drenaje fluye a lo largo la longitud L. Con una unin de escaln unidimensional, en la compuerta, con
Na en la regin p mucho mayor que N d en el canal, de manera que, la capa de desercin se extiende
hacia el canal n. La distancia t es entre la compuerta tipo p y el sustrato, x d es la distancia del espesor
de la regin de desercin de la compuerta en el canal n, y x w es el espesor de la porcin neutra del
canal. Para que la compuerta funcione se necesita una zona de desercin en la unin con el sustrato de
modo que [2] xw ; (t xd )
La resistencia de la regin del canal puede escribirse
L
R
xwW

(1)

donde ( q N d ) es la resistividad del canal. La corriente de drenaje es

1

ID

VD W
(qn N d xwVD )
R L

(2)
En la ecuacion (2) esta la dependencia respect al voltaje de compuerta, xw ; (t xd )
2 s
q

xd xn x p

Donde a partir de la ecuacin

Xd es

1
1
(i Va

N a N d

Revista Ciencia Innovacin y Tecnologa, Facultad de Ingeniera, JDC

ISSN. Vol. Ao. Pgs.
iV G
2 s
()
q
x d =

(3)

Y i es el potencial empotrado. Ahora la corriente como funcin de los voltajes de compuerta y de

drenaje puede escribirse como
I D=

La conductancia

[ (

W
q n N d 1
L

Go de la regin n es

2s
q Nd t2

)]

(i V G ) V D

(4)

W
q n N d , de modo que la ecuacin (4) puede reescribirse
L

como

[ (

I D =G0 1

)]

2s
( iV G ) V D
q Nd t2

(5)

El voltaje de compuerta tiene una relacin lineal entre LD y V D debido a los pequeos voltajes de
drenado aplicados. En la ecuacin (5) el voltaje de compuerta tiene raz cuadrada debido a la
suposicin de unin abrupta compuerta canal. Ademas se ve que la corriente es mxima a un voltaje de
compuerta aplicado igual a cero y decrece a medida que |V G| crece. La ecuacin predice corriente
cero, cuando el voltaje es suficientemente grande debido a que agota la regin completa del canal.
Ahora puede verse la Fsica que fundamenta el funcionamiento del dispositivo, se quita la restriccin
de voltajes de drenaje pequeos y se considera para valores V D y V G cualesquiera ( con la
condicin de que la compuerta siempre debe estar en polarizacin inversa)[3]. Con V D
cualesquiera, el voltaje entre el canal y la compuerta es una funcin de la posicin y . Por lo tanto, el
ancho de la regin de desercin tambin, la seccin transversal del canal varan con la posicin. El
voltaje a travs de la regin de desercin es mas alto cerca del drenaje que cerca de la fuente en este
dispositivo de canal. Concluyendo, la regin de desercin es mas ancha cerca del drenaje, como lo
muestra la figura 3.

Revista Ciencia Innovacin y Tecnologa, Facultad de Ingeniera, JDC

ISSN. Vol. Ao. Pgs.

Figura 3. Region del canal JFET mostrando la varaiacion del ancho de las regiones de desercin, en
todo el canal, cuando el voltaje de drenaje es ms grande que el voltaje de la fuente.
La aproximacin de canal supone que los anchos del canal y de la capa de desercin varan lentamente
de la fuente hacia el drenaje, de forma que la regin de desercin recibe la influencia de los campos en
la dimensin vertical y no de los campos que se extienden del drenaje hacia la fuente. Es decir, en las
regiones de desercin, el campo en la direccin y es mucho menor que aquel en la direccin x .
Dentro de esta aproximacin puede explicarse una expresin para el incremento del voltaje a travs de
una seccin pequea del canal de longitud dy en y , como
d=I D dR=

I D dy
Wq n N d (txd )

(6)

El ancho x d de la regin de desercin ahora es controlado por el voltaje

potencial en el canal, de modo que
2 s
( V G + ( y ) )
q Nd i
x d =

iV G + ( y )

es el

(7)

Esta expresin se usa en la ecuacin (6), la cual se debe integrar desde la fuente hasta el drenaje, para
obtener la relacin corriente-voltaje para el JFET,

Revista Ciencia Innovacin y Tecnologa, Facultad de Ingeniera, JDC

ISSN. Vol. Ao. Pgs.
iV G +
2s

q Nd

(8)

I D dy
0

Wq n N d 0
Despues de integrar y reagrupar, se encuentra

[ (

2 2 s
I D =G 0 V D
3 q N d t2

1
2

) [ ( V +V
i

2
2
D ) ( i V G )

]]

(9)

Con voltajes bajos la ecuacin (9) se reduce a la ecuacin (5) y la corriente crece linealmente con el
voltaje de drenaje, pero a medida que el voltaje de drenaje aumenta, la corriente crece de manera
gradual.
Con voltajes de drenaje muy grandes, la ecuacin (9) indica que la corriente alcanza un mximo y
empieza a decrecer, al aumentar el voltaje de drenaje. Analizando la figura 4 se observa que a medida
que el voltaje de drenaje crece, disminuye el ancho del canal conductor, cerca del drenaje, hasta que
sbitamente el canal se agota por completo en esta regin (figura 4b). cuando pasa esto, la ecuacin (6)
se indetermina (x D t) . Por lo tanto, estas ecuaciones son verdaderas para V D por debajo del
voltaje de drenaje se estrangula el canal. La corriente sigue fluyendo cuando se cierra el canal, porque
no hay barrera hacia el drenaje[4]. Cuando los electrones arriban a la zona estrangulada, el campo
dirigido del drenaje hacia la fuente saca los electrones, a travs de ella. Si se incrementa an ms la
polarizacin de drenaje, cualquier voltaje mayor cae a travs de la regin agotada, con campo alto,
prximo al electrodo de drenaje, y el punto donde el canal est prcticamente nulo se mueve
ligeramente hacia la fuente (figura 4c). Si no se tiene en cuenta este mnimo movimiento, corriente de
drenaje es constante es decir se satura, si aumenta el voltaje drenaje an mas, esto recibe el nombre de
saturacin.

Revista Ciencia Innovacin y Tecnologa, Facultad de Ingeniera, JDC

ISSN. Vol. Ao. Pgs.

Figura 4 Comportamiento de las regiones de desercin en un Transistor JFET.

a) Regin de desercin para un voltaje de drenaje mnimo, el canal es aproximadamente un
equipotencial y son uniformes las dimensiones de las regiones de desercin.
b) Cuando se acerca V D hasta V D sat , las dos regiones se estrangulan cuando convergen en
un punto de estrangulacin, y=L
V D sat , en y=L' en el punto de estrangulacin se acerca ligeramente

c) Cuando V D
a la fuente.[7]
El voltaje de drenaje donde el canal se disminuye totalmente prximo al electrodo de drenaje se
2s
( V G + ( y ) )
encuentra a partir de la ecuacin q N d i
como

xd =
2
q Ndt
V Dsat =
( iV G )
(10)
2s
Y la corriente de drenaje es

{ [

q Nd t2
2 2 s ( iV G )
I Dsat =G0
( iV G) 1
6 s
3
q N dt2

] }]
1
2

(11)

Revista Ciencia Innovacin y Tecnologa, Facultad de Ingeniera, JDC

ISSN. Vol. Ao. Pgs.
Entonces analizando se puede dividir la corriente de drenaje versus voltaje de drenaje, en tres regiones
(Figura 5) 1) La regin lineal a voltajes con drenaje bajo. 2) regin sin incremento lineal de la corriente
en relacin al voltaje de drenaje. 3) Regin de saturacin, con corriente constante relativamente,
cuando el voltaje de drenaje aumenta mas.

Figura 5. Caracteristicas de salida de corriente de drenaje en funcin de voltaje de drenaje de un

Transistor de unin pn JFET, como una funcin del voltaje de compuerta.
A partir de la ecuacin (11) nos informa que la corriente es mxima con una polarizacin cero de
compuerta y decrece a medida que se aplica un voltaje de compuerta negativo, con esta condicin , el
voltaje de drenaje en la saturacin y la corriente decrece se generan una familia de curvas (figura 5),
cada curva muestra la corriente de drenaje en funcin del voltaje de drenaje para un valor especial de la
compuerta. Con un valor muy grande negativamente del voltaje de compuerta, la corriente de drenaje
se vuelve en saturacin es cero. A partir de la ecuacin (11) se encuentra el voltaje de no conduccin
V T como
q Nd t2
V T = i
2s

(12)

La corriente de drenaje se incrementa sutilmente, a medida que el voltaje de drenaje crece mas alla de
V Dsat , debido a que el punto extremo para la integral de la ecuacin (8) se vuelve L' , donde L'
es el punto donde el canal se agota totalmente [ ( L' )=V Dsat ] (figura 4).
Los transistores de Efecto de campo tpicamente funcionan en regin de saturacin, es decir la
corriente de salida no afecta en nada al voltaje de salida, sino por el voltaje de entrada. La
transconductancia gm del JFET [5]da significado la efectividad del control de la corriente de
drenaje, por medio del voltaje de compuerta y se define como

gm=

ID
|V =constante
VG D

(13)

Revista Ciencia Innovacin y Tecnologa, Facultad de Ingeniera, JDC

ISSN. Vol. Ao. Pgs.

Se obtiene derivando la ecuacin

[ ( )[

2 2 s
I D =G 0 V D
3 q N d t2

2s
gm=G 0
q N d t2

Cuando esta en region de saturacin,

3
2

( iV G +V D ) ( iV G )

1
2

iV G + V D ) ( iV G )

1
2

3
2

]]

(14)

gm obtiene un valor mximo

[(

gm sat =G0 1

) [(
1
2

1
2

)]

1 1
2

2 s
q Ndt

V G ) 2
2( i

(15)

CONCLUSIONES
Habiendo visto cualitativamente la base del funcionamiento del JFET, se encontr un resultado directo
para desarrollar una teora cuantitativa para el dispositivo. Estas ideas desarrolladas resultan tiles para
el estudio posterior del MOS o transistor de efecto de campo con compuerta aislada (MOSFET o
IGFET).
El ancho de la capa de desercion es controlada por la unin compuerta-canal y no por la unin canal
sustrato, existe un variacin del potencial a travs de la unin canal sustrato, a lo largo del canal, con el
potencial mximo y el espesor de la capa de desercion cerca del drenaje.
Cuando en una unin pn con polarizacin inversa se tiene un aumento pronunciado de corriente
aparece una fenmeno llamada ruptura cuyos dos mecanismos responsables son: avalancha y efecto
tnel.
El funcionamiento de un JFET depende directamente de la modulacin de del ancho de la capa de
desercion, en una unin pn inversamente polarizada, este voltaje de polarizacin inverso modula la
corriente, esto hace que fluya esa corriente a travez de una regin que contenga una seccin transversal
que dependa de la capa de desercion.

Revista Ciencia Innovacin y Tecnologa, Facultad de Ingeniera, JDC

ISSN. Vol. Ao. Pgs.
REFERENCIAS

Ejemplos de Referencias:

[1] J. P. Mckelvey, Solid State and Semiconductors Phisics, Harpers & Row Publishers, Inc , 1996, pp.
421-439.
[2] R. S. Muller, Device Electronics for Integrated Circuits, Jhon Wiley & Sons Inc, 1993, pp. 259289.
[3] A.S. Sedra, C.K. Smith, Microelectronics Circuits, Oxford Press, 2002, pp-295-303
[4] R.L. Boylestad, Electronic Devices and Circuits Electronics, Third Edition, Pearson Prentice Hall,
2009, pp. 480-500.
[5] E. Boysen, H. Kivett, Complet Eelctronics Self Teaching Guide, Jhon Wiley & Sons Inc, 2012 pp.
361-360.