UNIVERSIDAD AUTONOMA DE NUEVO LEON

FACULTAD DE INGENIERIA MECANICA Y ELECTRICA

Laboratorio de Sistemas Digitales

Practica 6

Diseo Combinacional

Maestro: Ing. Ofelia Garza

Deisy Melissa Villegas Mireles

Saln: 3101

Matricula: 1218085

Hora: M2

Cd. Universitaria a Noviembre del 2014 de los Garza Nuevo Len

Practica 6.-

Diseo Combinacional

Fundamento Terico
Un sistema combinacional es aquel donde los valores
de salida dependen nicamente de las combinaciones
de entrada. En este sistema el nmero de entradas
puede ser mayor, menor o igual al nmero de salidas.

Por medio del Lenguaje de Descripcin de Hardware (HDL) es

posible fabricar un circuito integrado a la medida (ASIC),
utilizando cdigo para proporcionar las ecuaciones o la tabla
de verdad o la descripcin del problema en el lenguaje ABELHDL (Advanced Boolean Expression Language) que fue
desarrollado por Data I/O Corporation para la implementacin
de funciones booleanas en dispositivos lgicos programables
(PLD).
ABEL-HDL necesita un procesador de lenguaje llamado
compilador (ISP), cuyo trabajo consiste en traducir el archivo
de texto de ABEL a un mapa de fusibles (JEDEC) del
dispositivo fsico seleccionado, pasando por un proceso de
validacin de las instrucciones, as como de minimizacin de
las funciones para ajustar, si es posible , la capacidad del
dispositivo elegido.

Operadores Logicos en ABEL-HDL

Descripcin

Smbolo

Operador

Not
And
Or
Exor
Nand
Nor

A
AB
A+B
AB
(AB)
(A+B)

!
&
#
$
!&
!#

Operador
en Abel
!A
A&B
A#B
A$B
!(A&B)
!(A#B)

Exnor

(AB)

!$

Metodologa del diseo combinacional

!(A$B)

Trabajo Solicitado
Obtenga la tabla de verdad del problema que le asigne su instructor, elabore el
archivo en formato ABEL-HDL correspondiente al ejemplo por ecuaciones y/o tabla
de verdad. Incluya vectores de prueba para su simulacin e implemntelo en un
PLD.

Problema 1
1. Disee un sistema combinacional donde sea posible comparar dos
nmeros binarios de dos bits cada nmero.

2. Entradas y Salidas
a>b

A
B
C
D

a=b

F1
F2
F3

a<b

Las variables A y B, forman el

nmero binario que se
almacena en a.
Las variables C y D, forman el
nmero binario que se
almacena en b.

3. Tabla de Verdad
m

F1

F2

F3

0
1
2
3
4
5
6
7
8
9
1
0
1
1
1
2
1
3

0
0
0
0
0
0
0
0
1
1
1

0
0
0
0
1
1
1
1
0
0
0

0
0
1
1
0
0
1
1
0
0
1

0
1
0
1
0
1
0
1
0
1
0

0
1
1
1
0
0
1
1
0
0
0

1
0
0
0
0
1
0
0
0
0
1

0
0
0
0
1
0
0
0
1
1
0

1
4
1
5

3. Minimizar
F1=(1,2,3,6,7,11)

F1 = A'B'D + A'C + B'C

D.

F2=(0,5,10,15)

F2 = A'B'C'D' + A'B C'D + A B'C

D' + A B C D .

F3=(4,8,9,12,13,14)

F3 = B C'D' + A C' + A
B D' .

4. Diagrama Esquematico

F1 = A'B'D + A'C + B'C

D.

F2 = A'B'C'D' + A'B C'D + A B'C

D' + A B C D .

F3 = B C'D' + A C' + A
B D' .

5. pantallas

Chip report

Diagrama de tiempos

CONCLUSIN.

En esta prctica aplicamos la metodologa del diseo combinacional.

Asimismo se obtuvimos la implementacin del circuito a partir del
problema planteado que era comparar 2 nmeros binarios de 2 bits cada
uno, empleando la simplificacin de las variables mediante los mapas de
karnaugh, tablas de verdad y el software ISPLever.

BIBLIOGRAFIA:
Me guie en la pgina del ingeniero ya que es muy indispensable para armar todo y
comprenderlo adecuadamente siempre y cuando tengas dudas.
jagarza.fime.uanl.mx/