Flip Flops

Circuitos Secuenciales
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 1
Agenda
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 2
Introduccin
El biestable
Diseo de flip flops
Diseo de flip flops
Diseo de flip flops
Diseo de flip flops
Diseo de flip flops
Diseo de circuitos
Conclusiones
tipo
tipo
tipo
tipo
D
T
S-R
J-K
Introduccin
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 3
Los circuitos combinacionales son buenos en

situaciones donde se requiere la aplicacin
inmediata de una funcin Booleana bajo la
presencia de alguna combinacin de entradas.
Existen otras ocasiones en que se quiere que el
circuito cambie bajo consideraciones de las
entradas y de su estado.
Este circuito debe de recordar en que estado se
encuentra.
Los circuitos lgicos secuenciales nos permiten

este tipo de funcionamiento.
Introduccin
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 4
Como su nombre lo indica, los circuitos

lgicos secuenciales requieren de un medio
por medio del cual los eventos pueden
secuenciarse.
Los cambios de estado del circuito se
controlan por medio de una seal de reloj.
Un reloj es un circuito especial que enva pulsos
elctricos a travs del circuito.
Los relojes producen seales como la que se

muestra.
Introduccin
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 5
Los cambios de estado ocurren en los

circuitos secuenciales solo en los pulsos
de reloj.
Los circuitos pueden cambiar en el borde
creciente (rising edge), en el decreciente
(falling edge) o cuando el pulso de reloj
alcanza su mximo voltaje.
Introduccin
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 6
Los circuitos que cambian su estado en el

borde creciente o decreciente se llaman
disparados por borde (edge-triggered).
Los circuitos disparados por nivel (Leveltriggered) cambian su estado cuando la seal
de reloj alcanza su mximo o mnimo valor de
voltaje.
Introduccin
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 7
Para mantener su estado es necesario que el

circuito sea realimentado.
La realimentacin en los circuitos digitales
ocurre cuando la salida presente del circuito
es una funcin del estado anterior y de las
entradas presentes.
Elementos de memoria
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 8
Los elementos lgicos que dependen del

tiempo para su operacin y que pueden o
no contener lazos de realimentacin en su
circuito bsico reciben el nombre de
elementos de memoria.
Los circuitos de memoria se caracterizan
por su capacidad de adoptar dos estados
diferentes y ser por lo tanto capaces de
almacenar un bit de informacin.
El biestable (Celda Binaria)
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 9
Se utiliza para realizar

muchos tipos de
memoria.
Consiste de un circuito
con dos compuertas con
entradas realimentadas.
Su comportamiento deja
de ser combinacional
La salida depender no
solo del estado de las
entradas sino que
tambin del estado
interno de la celda.
El biestable (Celda Binaria)
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 10
Este biestable se activa

con la seal Po=0 y se
desactiva con la seal
Co=0
La combinacin
PoCo=(00) est
prohibida
Po= Preestablecer
(Poner) (SET)
Co= Limpiar, Borrar
(RESET)
Funcionamiento
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 11
Una seal de comando en el terminal

Po de un biestable causa una salida
QQ=(1,0) y nuevos comandos en ese
mismo terminal no tienen efecto.
0
0
1
1
Funcionamiento
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 12
Simultneamente, un comando en el terminal Co

limpiar, causa una salida QQ=(0,1), y nuevos
comandos en el mismo terminal no tienen efecto.
Los comandos Po=0, Co=0 no pueden aplicarse
simultneamente.
1
1
0
0
Anlisis de comportamiento
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 13
Estados iniciales
del sistema
PARTE A estados
subsiguientes. La
compuerta 1 acta de
primero
PARTE B estados
subsiguientes. La
compuerta 2 acta de
primero
CPQQ
C+P+Q+Q+
C+P+Q+Q+
0000
(0011)
0001 (0011)
Condicin prohibida
0001
(0011)
(0011)
Condicin prohibida
0010
(0011)
(0011)
Condicin prohibida
0011
(0011)
(0011)
Condicin prohibida
0100
0110 0101 (0101)
0110 0111 (0101)
SE BORRA
0101
(0101)
(0101)
SE BORRA
0110
0111 (0101)
0111 (0101)
SE BORRA
0111
(0101)
(0101)
SE BORRA
1000
(1010)
1001 1011 (1010)
SE PONE
1001
1011 (1010)
1011 (1010)
SE PONE
1010
(1010)
(1010)
SE PONE
1011
(1010)
(1010)
SE PONE
1100
(1110)
(1101)
PERMANECE
1101
(1101)
(1101)
PERMANECE
1110
(1110)
(1110)
PERMANECE
1111
(0111)
(1110)
PERMANECE
Comentario
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 14
Simplificacin
Utilizando mapas K, se pueden
obtener las funciones para las
salidas en un tiempo despus.
MAPA PARA Q+
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 15
Q+ (C , P, Q, Q ) = P + CQ
MAPA PARA Q+
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 16
Q+ (C , P, Q, Q ) = C + PQ
TABLA DE VERDAD
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 17
ENTRADAS
SALIDAS
PROHIBIDO
PROHIBIDO
SE
MANTIENE
SE
MANTIENE
FLIP FLIPS
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 18
Un biestable, tambin llamado

bscula (flip-flop en ingls), es un
multivibrador capaz de permanecer
en un estado determinado o en el
contrario durante un tiempo
indefinido. Esta caracterstica es
ampliamente utilizada en electrnica
digital para memorizar informacin.
http://es.wikipedia.org/wiki/Biestable
DISEO DE FLIP FLOPS
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 19
Para el diseo de Flip Flops se utiliza el

concepto de un decodificador para el
manejo de la celda binaria.
El diseo de cualquier flip flop se puede
reducir a la utilizacin de una celda
binaria para memorizar un estado y un
decodificador que permita manejar sus
los estados de las entradas.
DISEO DE FLIP FLOPS
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 20
Entradas
de
control
del FF
Seal
de reloj
D
E
C
O
D
I
D
F
I
C
A
D
O
R
SET
Q
RESET
TIPOS DE FLIP FLOPS
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 21
De acuerdo al decodificador que

maneja las entradas del biestable,
los flip flops se agrupan en:
Tipo
Tipo
Tipo
Tipo
D (latch)
T (Toggle)
S-R
J-K
Diseo de un Flip Flop Tipo D
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 22
Se caracteriza porque solo posee una

nica entrada de datos y una entrada
de reloj y ofrece dos salidas Q y Q.
Los cambios siempre se realizan si
solo si se detecta un pulso de reloj
ya sea por su borde positivo o el
negativo.
Se utilizan para implementar
registros donde se almacenan
temporalmente datos
DISEO DE UN FLIP FLOP TIPO D
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 23
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 24
COMPORTAMIENTO DE UN FLIP FLOP

TIPO D
ENTRADAS
SALIDAS
CLK
Qn
Qn+1
SET
RESET
SIMPLIFICACION
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 25
QN
SET
00
01
00 01
10 11
SET = D * CLK
QN
RESET
10
11
RESET = D * CLK
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 26
DECODIFICADOR PARA IMPLEMENTAR UN

FLIP FLOP TIPO D
HOJA DE DATOS
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 27
DISEO DE UN FLIP FLOP TIPO T
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 28
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 29
COMPORTAMIENTO DE UN FLIP FLOP

TIPO T
ENTRADAS
SALIDAS
CLK
Qn
Qn+1
SET
RESET
SIMPLIFICACION
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 30
SET
QN
00 01
10 11
SET = T * QN * CLK
RESET
QN
00 01
10
11
RESET = T * QN * CLK
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 31
DECODIFICADOR PARA UN FLIP FLOP

TIPO T
HOJA DE DATOS
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 32
No hay flip flops comerciales del tipo

T ya que estos se pueden
implementar utilizando J-K.
DISEO DE UN FLIP FLOP TIPO S-R
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 33
COMPORTAMENTIO DE UN FLIP FLOP TIPO S-R
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 34
ENTRADAS
CLK
1
1
1
1
1
1
1
1
S
0
0
0
0
1
1
1
1
R
0
0
1
1
0
0
1
1
QN QN+1
0
0
1
1
0
0
1
0
0
1
1
1
0
0
1
0
SALIDAS
SET
0
X
0
0
1
X
X
X
RESET
X
0
X
1
0
0
X
1
SIMPLIFICACIN
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 35
SET
RESET
R
QN
SET = S * CLK
QN
RESET = R * CLK
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 36
DECODIFICADOR PARA UN FLIP FLOP

TIPO S-R
HOJA DE DATOS
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 37
DISEO DE UN FLIP FLOP J-K
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 38
COMPORTAMIENTO DE UN FLIP FLOP TIPO J-K
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 39
ENTRADAS
CLK
1
1
1
1
1
1
1
1
J
0
0
0
0
1
1
1
1
K
0
0
1
1
0
0
1
1
QN QN+1
0
0
1
1
0
0
1
0
0
1
1
1
0
1
1
0
SALIDAS
SET
0
X
0
0
1
X
1
0
RESET
X
0
X
1
0
0
0
1
SIMPLIFICACIN
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 40
SET
RESET
R
0
S
X
X
QN
SET = J * QN* CLK
S 0
1
1
QN
RESET = K * QN * CLK
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 41
DECODIFICADOR DE UN FLIP FLOP TIPO

J-K
HOJA DE DATOS
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 42
Latches vs. Flip-flops
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 43
Latches: las salidas cambian cuando hay

cambios en las entradas
Unclocked latch: R-S latch
Flip-flops: las salidas cambian solo

respecto a una transicin de reloj (no
transparente)
Trailing-edge triggered (disparo por borde
negativo): el reloj pasa de 1 0
Leading-edge triggered (disparo por borde
positivo): el reloj pasa de 0 1
Diseo de circuitos
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 44
Hemos visto los circuitos digitales desde dos

puntos de vista: anlisis digital y sntesis digital.
Anlisis digital: explora la relacin entre las entradas
del circuito y sus salidas.
Sntesis digital: crea diagramas lgicos utilizando los
valores especificados en las tablas de verdad.
Los diseadores de sistemas digitales tambin

deben tener en mente el comportamiento fsico
de los circuitos donde incluyan tiempos de
propagacin que ocurren desde el momento en
que se energiza el circuito hasta que la salida se
estabiliza.
Diseando circuitos
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 45
Los diseadores digitales tienen relacin

con los programas computacionales para
crear circuitos eficientes.
Los programas son fundamentales para la
construccin de un mejor hardware.
Por supuesto, los programas son en

realidad una coleccin de algoritmos que
son implementados en hardware.
Esto apunta al principio de equivalencia entre
el hardware y el software.
Diseando circuitos
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 46
Cuando necesitamos implementar un

algoritmo y su velocidad de ejecucin
debe ser lo menor posible, se prefiere una
solucin por hardware.
Esta es la idea en los sistemas
empotrados (embedded systems), los
cuales son pequeos computadores de
aplicacin especfica.
Los sistemas empotrados requieren de una
programacin especial que demanda un
conocimiento de operacin de los
circuitos digitales.
Conclusin
EL - 3307
Diseo
Lgico
Ing. Jos Alberto

Daz Garca
Pgina 47
Los computadores son implementaciones de lgica

Booleana.
Las funciones Booleanas se describen completamente por
medio de tablas de verdad.
Las compuertas lgicas son pequeos circuitos elctricos
que implementan operadores lgicos.
Los computadores consisten de circuitos lgicos
combinacionales y secuenciales
Los circuitos combinacionales producen salidas
inmediatamente despus de que sus entradas cambian.
Los circuitos secuenciales requieren de las seal de reloj
para producir cambios en las salidas
Los circuitos secuenciales bsicos son los flip flops.
El comportamiento de los circuitos secuenciales puede ser
expresado utilizando tablas de comportamiento.

Flip Flops

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Flip Flops

Cargado por

Copyright:

Formatos disponibles

Circuitos Secuenciales

Ing. Jos Alberto

Ing. Jos Alberto

Ing. Jos Alberto

Los circuitos combinacionales son buenos en

Los circuitos lgicos secuenciales nos permiten

Ing. Jos Alberto

Como su nombre lo indica, los circuitos

Los relojes producen seales como la que se

Ing. Jos Alberto

Los cambios de estado ocurren en los

Ing. Jos Alberto

Los circuitos que cambian su estado en el

Ing. Jos Alberto

Para mantener su estado es necesario que el

Ing. Jos Alberto

Los elementos lgicos que dependen del

El biestable (Celda Binaria)

Ing. Jos Alberto

Se utiliza para realizar

El biestable (Celda Binaria)

Ing. Jos Alberto

Este biestable se activa

Ing. Jos Alberto

Una seal de comando en el terminal

Ing. Jos Alberto

Simultneamente, un comando en el terminal Co

Ing. Jos Alberto

0110 0101 (0101)

0110 0111 (0101)

1001 1011 (1010)

Ing. Jos Alberto

Ing. Jos Alberto

Ing. Jos Alberto

Ing. Jos Alberto

Ing. Jos Alberto

Un biestable, tambin llamado

DISEO DE FLIP FLOPS

Ing. Jos Alberto

Para el diseo de Flip Flops se utiliza el

DISEO DE FLIP FLOPS

Ing. Jos Alberto

TIPOS DE FLIP FLOPS

Ing. Jos Alberto

De acuerdo al decodificador que

Diseo de un Flip Flop Tipo D

Ing. Jos Alberto

Se caracteriza porque solo posee una

DISEO DE UN FLIP FLOP TIPO D

Ing. Jos Alberto

Ing. Jos Alberto

COMPORTAMIENTO DE UN FLIP FLOP

Ing. Jos Alberto

Ing. Jos Alberto

DECODIFICADOR PARA IMPLEMENTAR UN

Ing. Jos Alberto

DISEO DE UN FLIP FLOP TIPO T

Ing. Jos Alberto

Ing. Jos Alberto

COMPORTAMIENTO DE UN FLIP FLOP

Ing. Jos Alberto

Ing. Jos Alberto

DECODIFICADOR PARA UN FLIP FLOP

Ing. Jos Alberto