I N F O R M E D E I N V E S T I G A C I O N

FAMI LI AS LOGI CAS

N O MB R E D E L A L U MN O :
ME L C H I S E D E C MA RT I N E Z R O D R I G U E Z
0 1 0 1 - 1 9 9 0 - 0 3 5 6 7


N O MB R E D E L MA E S T R O :
JUAN GUILLEN

E S PA C I O P E D A G O G I C O :
E L E C T R O N I C A D I G I TA L


S E C C I O N :
U N I C A




U N I V E R S I D A D P E D A G O G I C A N A C I O N A L
F R A N C I S C O M O R A Z A N

T E G U C I G A L P A , H O N D U R A S
V I E R N E S , 7 D E M A R Z O
2 0 1 4


1









I N T R O D U C C I O N

Esta investigacin est orientada hacia una parte de familias lgicas que existen en la
electrnica digital, las investigadas especialmente son: La familia lgica TTL, la ECL, la
MOS, la CMOS y la I
2
L denotando mayormente sus aplicaciones, su construccin y
codificacin que cada una de ellas utilizan y los niveles de voltaje que hacen que estas
cambien de 0 a 1 o viceversa.


2
OBJETIVOS


Dar a conocer lo que es una familia lgica.
Describir las caractersticas y diferencias ms sobresalientes entre las familias
lgicas, TTL, ECL, MOS, CMOS y la I
2
L.
Conocer la aplicacin construccin y codificacin, entre otras cosas, de cada
una de las familias lgicas antes mencionadas.



















3

MARCO TEORICO
1. Tecnologa de CI
La tecnologa de CI ha avanzado mucho desde la integracin a pequea escala (SSI),
con menos de 12 compuertas por CI, pasando por la integracin a mediana escala
(MSI), con 12 a 99 compuertas por CI, hasta llegar a la integracin a grande y muy
grandes escalas (LSI y VLSLI), donde se tienen decenas de miles de compuertas por CI
y ms recientemente, a la escala ultra grande (ULSI), que tienen ms de 100,000
compuertas por CI. (Tocci, 1996)
2. Familias lgicas
Una familia lgica est constituida por un conjunto de dispositivos lgicos construidos
con la misma tecnologa (basada en transistores) y que por lo tanto tienen las mismas
caractersticas, adems de ser compatibles al poder conectarse entre s.
En la figura 6.22 se muestra una clasificacin de las principales familias lgicas.














Se puede apreciar una distincin tecnolgica en base a la utilizacin de transistores: bipolar,
unipolares o ambos (BICMOS), heredando en cada caso las siguientes caractersticas:
Tecnologa bipolar: tiene como ventaja su velocidad y como desventaja su consumo.

Las principales familias con esta tecnologa son las siguientes:
TTL (Transistor Transistor Logic): Es la ms popular. Sus subfamilias han
mejorado progresivamente el producto consumo por tiempo de propagacin.
ECL (Emiter-Couplet Logic): De mayor velocidad que la familia TTL pero tambin
con mayor consumo, estando limitado su uso en muchos casos por requerir sistemas
de refrigeracin.
I
2
L (Integrated Injection Logic): La que ms se aproxima a la familia ideal, aunque
ms cara al ser su fabricacin bastante compleja.
Tecnologias
Familias
logicas
BIPOLARES BICMOS UNIPOLARES
NMOS PMOS CMOS
ECL TTL I
2
L
SUBFAMILIAS
SUBFAMILIAS
Figura 6.22 Clasificacion de las principals familias logicas 1

4

3. Familia lgicas

1. Familia lgica TTL
1.1 Descripcin
Dentro de las familias que utilizan como elementos activos los transistores
bipolares, el estndar es la lgica de transistor-transistor (TTL) introducida en 1962.
La familia original con el correr del tiempo se ampli a un conjunto de familias
lgicas que, si bien tienen diferencias en cuanto a velocidad, consumo de energa y
costo, son todas compatibles entre s; es decir que en un mismo sistema digital
pueden utilizarse componentes de varias familias TTL sin problemas de
interconexin entre ellos.
La familia lgica TTL (Transistor Transistor Logic) es una de las ms populares,
siendo ampliamente utilizada en el rango SSI y MSI debido a su buena velocidad, a
su flexibilidad lgica y a su gran nmero de bloques funcionales integrados
disponibles.
Es una familia de lgica saturable construida con tecnologa bipolar en las que sus
transistores trabajan en corte y saturacin. Para satura un transistor bipolar se
requiere una considerable corriente de base lo cual aumenta el consumo. Para que
un transistor bipolar pase de estado de saturacin al de corte se debe eliminar
previamente el exceso de portadores de carga acumulada en su base, lo que aumenta
los tiempos de conmutacin.
1.2 Aplicacin
Adems de los circuitos LSI y MSI descritos aqu, las tecnologas LS y S tambin
se han empleado en: Microprocesadores, como el 8X300, de Signetics, la familia
2900 de AMD y otros. Memorias RAM. Memorias PROM.
Programmable array logic, o PAL, consistente en una PROM que interconecta las
entradas y cierto nmero de puertas lgicas. (Wikipedia La enciclopedia libre,
2013)
1.3 Construccin
La estructura interna de la puerta NAND, puerta lgica bsica representativa de la
familia TTL estndar, est representada en la figura 6.23. en la imagen se pueden
apreciar las etapas de esta compuerta:
1) Etapa de entrada: constituida por el transistor Q
1
de tipo multiemisor que realiza
la funcin AD (Considerando como entradas de dicha funcin sus dos
terminales de emisor y como salida su colector). Los diodos D1 y D2
denominados CAMP, protegen las entradas ante tensiones negativas que a nivel
bajo producen un incremento de I
iL
, que pueden destruir la puerta.
2) Etapa de conmutacin; constituida por el transistor Q2 y las resistencias de
carga R2 y R3, de colector y emisor respectivamente. Este circuito es un
inversor de fase.

5
3) Etapa de salida: constituida por los transistores Q3, denominado transistor de
salida pull-up que pone a nivel alto de salida y Q4 denominado transistor de
salida pull-down que pone a nivel bajo la salida y que junto con el diodo D3
forman la configuracin denominada etapa de salida en Ttem-Pole o par activo.
Con esta configuiracion consigue que la capacidad presente en la salida se
cargue a travs de Q3 (polarizado en la zona activa) y se descargue a travs de
Q4 (polarizado en saturacin). El diodo D3 limita el pico de corriente que se
produce en la transiscion en la que Q3 empieza a conducir estando aun Q4 en
saturacin. (Acha, 2003)
1.4 Codificacin
Un esquema tpico de una puerta TTL se muestra en la figura 7.9, junto con su tabla
de funcionamiento (donde tambin se indica la zona de operacin de los diferentes
transistores). El funcionamiento de la puerta es el siguiente: Debido a que la
intensidad de base de un transistor bipolar es muy pequea, en primera
aproximacin podemos decir que es nula por lo que la base del transistor T1
siempre est conectado a polarizacin. Cuando cualquiera de las entradas se
encuentra en un nivel bajo, el transistor T1 se encontrar en la regin de saturacin,
ya que la unin BE est conduciendo y la unin BC siempre est directamente
polarizada, lo cual provoca que la base del transistor T2 tenga una tensin de 0.4 v
(0.2v de la cada entre colector y emisor y 0.2v del nivel bajo, como ya veremos).
Esta situacin provoca que dicho transistor este cortado. Al estar T2 cortado, la
tensin de base de T3 ser 0, lo cual implica que T3 tambin este cortado. En
cambio, el transistor T4 estar en zona activa directa o en saturacin
(Dependiendo de los valores de las resistencias R2 y R4), que provocara que el
diodo conduzca colocando en la salida un nivel alto.
Cuando todas las entradas se encuentren a nivel alto, el transistor T1 estara en la
zona activa inversa, ya que la unin BE est cortada y la unin BC est
conduciendo. Esta situacin provoca que la tensin de base del transistor T2 sea
aproximadamente de 1.4 V, llevando a dicho transistor a saturacin. Por lo tanto, el
transistor T3 estar igualmente saturado y en la salida se colocara un nivel bajo. En
cambio, el transistor T4 se encontrara en zona activa directa, pero el diodo no
conducir, desconectando la salida de la tensin de polarizacin.
As, los niveles de tensin y mrgenes de ruido de esta familia, de forma
aproximada, son los mostrados en la tabla 7.2. La obtencin de estos valores se
puede desprender de la tabla de operacin de los transistores de la figura 7.9.
(Jimenez, 2011, pgs. 111-112)

6
1.5 Niveles de voltaje de la familia TTL

La tensin de alimentacin V
CC
de la familia TTL estndar es de 5V 5%, es decir,
debe estar entre V
CCmin
= 4,75 V y V
ccmax
= 5,25V (Acha, 2003, pg. 336)

2. Familia lgica ECL
2.1 Descripcin
La familia ECL, lo que quiere decir Lgica de Emisores Acoplados (emmiter-
coupled logic) son unos circuitos integrados digitales los cuales usan transistores
bipolares, pero a diferencia de los TTL en los ECL se evita la saturacin de los
transistores, esto da lugar a un incremento en la velocidad total de conmutacin. La
familia ECL opera bajo el principio de la conmutacin de corriente, por el cual una
corriente de polarizacin fija menor que la corriente del colector de saturacin es
conmutada del colector de un transistor al otro. Este tipo de configuraciones se les
conoce tambin como la lgica de modo de corriente (CML; current-mode logic).
2.2 Aplicacin
La ECL se aplica en sistemas como supercomputadoras y procesadores de seales
donde es escencial la alta velocidad. (Mano, 1994)
Adems de las familias lgicas ECL I, ECL II, ECL III, ECL10K y ECL100K, la
tecnologa ECL se ha utilizado en circuitos LSI:
Matrices lgicas

7
Memorias (Motorola, Fairchild)
Microprocesadores (Motorola, F100 de Ferranti)
Para mejorar las prestaciones de la tecnologa CMOS, la ECL se incorpora en
ciertas funciones crticas en circuitos CMOS, aumentando la velocidad, pero
manteniendo bajo el consumo total. (Wikipedia, 2013)
2.3 Construccin
La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se
conecta a una tensin de referencia, que determina el umbral ALTO / BAJO y la
otra rama con n transistores en paralelo a las n entradas. Del diferencial se pueden
obtiener simultneamente dos salidas con la salida y la salida negada y muy bajo
jitter entre ellas. Estas salidas se llevan, finalmente, a sendos seguidores de emisor
para proporcionar ganancia en corriente y el fan-out adecuado, que en muchos casos
pueden alimentar lneas de 50 directamente. Es comn la presencia de pines de
alimentacin separados para estos ltimos transistores ya que, a diferencia del par
diferencial, su corriente vara con la seal si no estn los dos transistores conectados
a impedancias iguales. Alimentndolos separadamente se evita que estas variaciones
alcancen el par diferencial.

Circuito tpico de una puerta de la familia ECL 10,000 de Motorola (Wikipedia, 2013)

8
Esta estructura produce simultneamente la salida OR / NOR: cualquier entrada a
nivel alto provoca que el emisor de Q5 pase a nivel alto y el de Q6 a nivel alto. Por
comparacin, la estructura TTL slo produce la funcin NAND. A diferencia de
otras tecnologas (TTL, NMOS, CMOS), la ECL se alimenta con el positivo (Vcc)
conectado a masa, siendo la alimentacin entre 0 y -5,2V, habitualmente. Algunas
familias permiten que VEE sea -5V, para compartir la alimentacin con circuitos
TTL.
2.4 Codificacin
El esquema de una puerta lgica ECL, junto a su tabla de comportamiento (en la
que se ha incluido la zona de operacin de sus transistores y los lmites de los
transistores de amplificacin), se muestran en la figura 7.12 (Jimenez, 2011, pg.
114):
2.5 Niveles lgicos
Los niveles lgicos para la familia ECL son los siguientes:
Nivel lgico Voltaje
0 -17V
1 -0.8V
(Electrouni's Blog, 2009)





9

3. Familia lgica MOS
3.1 Descripcin
Las familias MOS son aquellas que basan su funcionamiento en los transistores de
efecto campo o MOSFET.
3.2 Construccin
Estos transistores se pueden clasificar en dos tipos, segn el canal utilizado: NMOS
y PMOS. En la figura 7.14 se muestran su estructura y varios smbolos (Jimenez,
2011, pg. 115):
3.3 Aplicacin
El transistor MOS se puede identificar como un interruptor controlado por la
tensin de puerta, VG, que determinara cuando conduce y cuando no. En la figura
7.15 describimos la operacin de estos transistores como interruptores.
3.4 Codificacin
Los dos transistores inferiores configuran la puerta NOR, ya que cuando cualquiera
de las entradas es 1, el transistor correspondiente conduce, provocando que su

10
tensin drenador surtidor sea =0V, esto es
nivel lgico 0. Para que la salida sea 1
hace falta que las dos entradas sean 0, lo
que provocar que los do transistores
inferiores estn abiertos.
Los dos transistores N inferiores configuran
la puerta NAND, de forma que solo cuando
las dos entradas (A y B) son 1 se provoca
la conduccin de ambos y se obtiene un
nivel bajo de salida. Si cualquiera de las
entradas es 0 el transistor correspondiente
estar abierto, provocando que no haya una
circulacin de corriente drenador surtidor,
no haya cada de tensin en el transistor
superior y por lo tanto la tensin de salida sea la VDD, esto es nivel lgico 1.
(UNED, 2013)
3.5 Niveles de voltaje
Los niveles lgicos para la familia lgica MOS es la siguiente:
Nivel lgico Voltaje
1 VDD
0 0V
(Fernandez, 2008)

4. Familia lgica CMOS
4.1 Descripcin
Esta familia basa su operacin en la utilizacin de los transistores NMOS y PMOS
funcionando como interruptores, de tal forma que los transistores NMOS
suministran el nivel bajo (ya que no se degrada con la tensin umbral) y los
transistores PMOS suministran el nivel alto (ya que no se degrada con la tensin
umbral).
4.2 Aplicaciones
En la actualidad, la mayora de los circuitos integrados que se fabrican utilizan la
tecnologa CMOS. Esto incluye microprocesadores, memorias, procesadores
digitales de seales y muchos otros tipos de circuitos integrados digitales cuyo
consumo es considerablemente bajo. (Wikipedia La enciclopedia libre, 2014)
4.3 Construccin
En esta familia el componente bsico es el transistor MOS (Metal-xido-
Semiconductor).

11
Los circuitos integrados CMOS son una mezcla entre la NMOS, constituida por
transistores decanal N, y la PMOS, cuyo elemento fundamental es el transistor
MOS de canal P. (McGraw-Hill, 2011)
Una puerta construida con la familia CMOS solamente estar formada por
transistores, como se muestra en la figura 7.19 (Jimenez, 2011):

4.4 Codificacion
4.5 Niveles lgicos
Los niveles lgicos para la familia lgica CMOS son los siguientes:
Nivel lgico Voltaje
0 0V a 1.5V
1 3.5V a 5V
(Unicrom, 2012)

5. Familia lgica IIL o I
2
L
5.1 Descripcin
La lgica de inyeccin integrada (en ingls integrated injection logic, IIL, I2L o
I2L) es una familia de circuitos digitales construidos con transistores de juntura
bipolar de colector mltiple (BJT). Cuando se introdujo su velocidad era
comparable a los TTL adems de que casi eran de tan baja potencia como los
CMOS, Volvindose ideal para su uso en circuitos integrados VLSI.
5.2 Aplicaciones
Se utilizan en microprocesadores, memorias, procesadores digitales de seales y
muchos otros tipos de circuitos integrados digitales cuyo consumo es
considerablemente bajo.
5.3 Construccin
El corazn de un circuito I2L es el inversor de colector abierto y emisor comn.
Tpicamente, un inversor consiste en un transistor NPN con el emisor conectado a
tierra y la base alimentada por una corriente entrante. La entrada se suple por la base
ya sea por una corriente aplicada (nivel lgico bajo) o una condicin de alta
impedancia (alto nivel lgico). La salida de un inversor es el colector. Adems, el
colector puede ser un puente que podra ir a tierra (nivel lgico bajo) o una
condicin de alta impedancia (nivel lgico alto)
5.4 Codificacin

12
Para entender cmo opera el inversor, es necesario entender el flujo de corriente, Si
la corriente que alimenta es desviada a tierra (nivel lgico bajo), el transistor se
apaga y el colector se queda abierto (nivel lgico alto). Si la corriente aplicada no
est desviada a tierra debido a que la entrada est en alta impedancia (nivel lgico
alto), la corriente aplicada fluye a travs del transistor al emisor, conmutando al
transistor, y permitiendo entrar a la corriente por la salida del inversor (nivel lgico
bajo), esto hace que la salida del inversor nicamente deje entrar la corriente o
ponerse en alta impedancia pero no ser una fuente de corriente. Esto vuelve seguro
conectar las salidas de inversores mltiples juntos para formar una compuerta AND.
Cuando las salidas de dos inversores estn alambradas, el resultado es un compuerta
NOR de dos entradas debido a que la configuracin (NOT A) AND (NOT B) es
equivalente a NOT (A OR B).
5.5 Niveles lgicos
Los niveles lgicos son muy cercanos entre s (Alto: 0.7 V, Bajo: 0.2 V), I2L tena
una alta inmunidad al ruido debido a que operaba por corriente en vez de voltaje.
(Familia Lgica, 2009)


























13



BIBLIOGRAFA
Acha, C. P. (2003). Familia logica TTL. En Electronica Digital Introduccion a la logica digital (pgs. 335-336).
Madrid, Espaa: RA-MA.
Electrouni's Blog. (6 de Noviembre de 2009). Electrouni's Blog. Obtenido de
http://electrouni.wordpress.com/
Familia Lgica. (2009). En Familias logicas PDF.
Fernandez, M. A. (2008). monografias.com. Obtenido de
http://www.monografias.com/trabajos45/familias-logicas-electronica/familias-logicas-
electronica3.shtml
Jimenez, R. (2011). Pgina de Ral Jimnez Naharro. Recuperado el 8 de Marzo de 2014, de
http://www.uhu.es/raul.jimenez/
Mano, M. M. (1994). Decodificadores. En 1. Pearson Educacin (Ed.), Arquitectura de computadoras (M.
. Sarmiento, Trad., ilustrada ed., pg. 45).
McGraw-Hill. (2011). Introduccin a los sistemas digitales. Espaa.
Tocci. (1996). Introduccion. En Sistemas digitales, principios y aplicaciones (F. G. Noriega, Trad., Sexta ed.,
pg. 387). Mexico DF: Prentice-Hall hispano americana, S.A.
UNED. (2013). Uned de Bergara. Obtenido de http://www.uned.es/ca-
bergara/ppropias/Morillo/web_et_dig/04_fam_log_mos/transp_fam_logi_mos.pdf
Unicrom, E. (2012). Electronica Unicrom. Obtenido de
http://www.unicrom.com/Dig_NivelesLogicos.asp
Wikipedia. (31 de Marzo de 2013). Emitter-coupled logic. Obtenido de
http://es.wikipedia.org/wiki/Emitter-coupled_logic
Wikipedia La enciclopedia libre. (8 de 11 de 2013). Tecnologa TTL. Obtenido de
http://es.wikipedia.org/wiki/Tecnolog%C3%ADa_TTL
Wikipedia La enciclopedia libre. (28 de Febrero de 2014). Wikipedia. Obtenido de
http://es.wikipedia.org/wiki/Complementary_metal_oxide_semiconductor