:Diseo de un circuito que divide la frecuencia de una seal cuadrada de entrada.

Introduccin.-

Durante la clase, vimos que uno de los potenciales usos de los biestables o flipflops
JK es el de poder dividir la frecuencia de las seales de reloj. En este laboratorio, usando
dos biestables JK, tuvimos que realizar un circuito que reciba como entrada una seal
cuadrada, y que a la salida se obtenga la misma seal, pero con su frecuencia dividida para
4.


I. Objetivo.-

El objetivo de este laboratorio es de realizar un circuito que divida la frecuencia de
una seal de reloj de entrada para 4.

Con este laboratorio podemos tener mas claros los conceptos prcticos y tericos,
as mejor nuestra perspectiva de los materiales utilizados en el laboratorio.

II. Marco Terico.-

La distribucin de pines del circuito integrado DUAL JK FLIP-FLOP con PRESET
y CLEAR (7476) consta en el preparatorio, y su tabla de funcionamiento es la siguiente:

0 0

0 1 0
1 0 1
1 1

Cabe resaltar, que para que ambos multiplexores funcionen, hay que entregar un

a los pines

, visto que estos son las entradas preset y clear negados. Si es que
hay un 1 en estas entradas, entonces no se activan.

Para generar una entrada, utilizamos un generador de ondas cuadradas y para
revisar las salidas, utilizamos un osciloscopio.

III. Resultados e interpretacin.-

Con el fin de emular el comportamiento lgico de las compuertas, se asigna, a un
valor de 5 V, el valor

, y para 0 V,

. As pues, mediante el uso de un dip switch

(interruptor con varias entradas) conectado a tierra, podemos emular los estados lgicos: si
el circuito est cerrado entonces ser 0 y si est abierto entonces ser 1. Entonces, el
circuito realizado qued de esta manera:





Y en el osciloscopio se pudo observar lo siguiente:










Conclusin.-

Se puede concluir muy claramente que la parte experimental describe lo que se ha
calculado tericamente en clase, es decir, que la salida de este circuito es la frecuencia del
clock 1 dividida para 4.


Recomendaciones.-

Como recomendaciones, podemos tomar en cuenta lo mismo que en el anterior
informe de laboratorio, a saber, siempre hay que tomar en cuenta que circuito integrado se
utiliza, ya que no todos poseen la misma distribucin de pines. Hay que tomar tambin una
especial atencin a cual circuito se utiliza, ya que los cdigos impresos tienen que
concordar con los que se conocen. En este circuito en particular, ocurren problemas si
generador de seales no est calibrado con un valor un poco menor a 5V. En efecto, si se
pasa este valor, en el circuito integrado, los flipflops corren el riesgo de saturarse y dejar de
funcionar. Esto ocurri en casi todos los grupos de laboratorio, sin embargo, la solucin
radica en bajar un poco (alrededor de 4,8V) la tensin de la seal de entrada.

Los circuitos integrados y el dip switch se deben conectar en las
ranuras correspondientes, para que cada pin sea independiente.


Bibliografa.

Flil-Flop, Recuperado 2013, http://en.wikipedia.org/wiki/Flip-
flop_(electronics).


Puebla, J. (Noviemtbre del 2012). Aplicaciones de Multiplexores.
Generador de Funciones Combinacionales . Quito, Ecuador.