Conversores

Analgico/digital
Por Dr. Ing. Ariel Lutenberg
011100110
011100110
Conversores
Analgico/digital
Organizacin de la clase:
1. Repaso de conversin A-D
2. Conversores A-D
3. Conversores D-A
1. Repaso de
conversin A-D
1. Introduccin a conversin A-D
Seal analgica y seal digital
Una seal analgica puede tomar cualquier valor real.
Una seal digital toma valores discretos de un conjunto predeterminado.
1. Introduccin a conversin A-D
Ruido de cuantizacin
La distorsin introducida disminuye a medida que se usan ms bits:
# valores de salida = 2
N
Resolucin = FS/2
N
Error cuantizacin = 1/2 LSB
1. Introduccin a conversin A-D
Ventajas de la seal digital
1. Puede replicarse sin perdida de calidad (CD, repetidores, etc).
2. Pueden detectarse y corregirse errores (ej. CD/DVD, CRC, etc.)
3. Procesamiento digital y compresin (MP3, JPG, etc.)
Desventajas de la seal digital
1. Requiere conversores A/D y D/A
2. Introduce errores de cuantizacin.
1. Introduccin a conversin A-D
Tensin de referencia
- Un conversor AD indica la proporcin entre
la seal de entrada y la tensin de referencia:
1. Introduccin a conversin A-D
Errores de conversin
- Errores lineales: son corregibles mediante ajustes sencillos:
- Errores no lineales: son difciles de corregir:
Error de
offset
Error de
ganancia
Error de
alinealidad
Error de
alinealidad
1. Introduccin a conversin A-D
Circuito sample&hold (muestreo y retencin)
- Durante el tiempo de conversin (t
c
) la seal debe permanecer estable:
Ejemplo
Para un ADC de 8 bits, con t
c
= 100s (10KHz) y FS = 2A y
Resulta: y
Entonces:
- Solucin: circuitos sample&hold
Muestrean la seal y retienen
su valor durante la conversin.
max
( )
2
i
n
c
dv FS
dt t

sin(2 )
i
v A ft =
2 cos(2 )
i
dv
fA ft
dt
=
2 1
2 12.4
2 2
n n
c c
A
fA f Hz
t t

= Esto es muy bajo!

2
2 2
n n
c c
FS A
t t
=
max
( ) 2
i
dv
fA
dt
=
1. Introduccin a conversin A-D
Acondicionamiento de la seal de entrada
- La seal debe aprovechar todo el rango de entrada del ADC:
Se aprovecha mejor la resolucin del conversor
Se minimiza el efecto de los errores de conversin
Ejemplo
Se tiene una seal con rango -10 a 10 Volts y un conversor con rango 0-5Volts.
- Hoy en da generalmente el scaling viene integrado en los ADCs.

1. Introduccin a conversin A-D

Caractersticas de los ADCs
Entradas analgicas:
Tensin o corriente
Unipolar o bipolar
Nmero de canales
Rango de seal
Salidas digitales:
Resolucin [Bits]
Throughput Rate (1/t
c
)
Salida paralelo o serie
Tensin 5V, 3.3V, etc.
Detalles adicionales:
Tensin de alimentacin
Consumo de potencia
Tensin de referencia interna o externa
Clock del conversor interno o externo
PRECIO
Error de offset
Error de ganancia
Monotonicidad
Relacin seal/ruido
Encapsulado
1. Introduccin a conversin A-D
Evolucin de los ADCs
Por ejemplo, en el Instituto de Microelectrnica de Sevilla (IMSE) - C.N.M.:
17-bit 40-kS/s 4th-order SC M (CMOS 1.2um) [IEEE JSSC,1995]
16.4-bit 9.6-kS/s 1.71mW SC M (CMOS 0.7um) [IJCTA,1997]
13-bit 2.2-MS/s 55mW SC M (CMOS 0.7um) [IEEE JSSC,1999]
10.5-bit 1.63-MHz SI Band-pass M (CMOS 0.8um) [IEEE JSSC,2000]
13-bit 4-MS/s 77mW SC M (CMOS 0.35um) [Kluwer,2002]
2.5-V SC M for ADSL/ADSL+ (CMOS 0.25um) [IEEE TCAS,2004]
110-dB 40-kS/s Prog. gain SC M (CMOS 0.35um) [IEEE JSSC,2005]
12-bit 80MS/s Pipeline ADC for PLC (CMOS 130nm) [IEE ADDA05]
12-bit 80MS/s Current Steering DAC for PLC (CMOS 130nm) [IEE ADDA05]
Reconf. SC M for GSM/UMTS/BT (CMOS 130nm) [IEEE A-SSCC07]
12-bit 40-MS/s 3-2 Cascade CT M (CMOS 130nm) [IEEE VLSI08]
Adaptive SC M for Beyond-3G Wireless Telecom (CMOS 90nm) [ESSCIRC10]
0.35um (Sensor Interface,
Best FOM, JSSC 2005)
0.25um (ADSL, in production,
TCAS-I, 2004)
0.13um (MStd Com.,
A-SSCC07)
90nm (B-3G)
ESSCIRC2010
1. Introduccin a conversin A-D
Evolucin de los ADCs
El avance de los ADCs es muy rpido, pero ms lento que los circuitos digitales:
1. Introduccin a conversin A-D
Mercado de aplicacin de los ADCs
1. Introduccin a conversin A-D
Mercado de aplicacin de los ADCs
El precio de los conversores disminuye, lo que posibilita ms y ms aplicaciones.
2. Conversores A-D
2. Conversores A-D
Comparacin de tecnologas de ADC
La tecnologa a utilizar depende de los requisitos de la aplicacin.
Veamos las caractersticas de las principales tecnologas:
Existe relaciones de compromiso al elegir la tecnologa del ADC
TECNOLOGA VELOCIDAD RESOLUCIN INMUN. RIUDO COSTO
Time Interleaving Muy rpido 4-10 bits No Alto
Flash Rpido 4-10 bits No Medio
Pipelined Subraging Rpido 10-16 bits No Alto
Succesive Approximation Medio 10-16 bits Escasa Bajo
Integrating Lento 12-18 bits Buena Bajo
Sigma-Delta Lento 12-24 bits Muy buena Bajo
2. Conversores A-D
Comparacin de tecnologas de ADC
Veamos en detalle cada una de las tecnologas
2. Conversores A-D
a. ADC Flash converters
Realiza la conversin de manera
inmediata en una nica operacin.
La salida es inherentemente digital.
La cadena de resistores
imposibilita ms de ~8 bits
de resolucin (255 resistores)
y/o impone un alto costo $$$.
2. Conversores A-D
a. ADC Flash converters (ejemplo)
2. Conversores A-D
a. ADC Flash converters (importancia del layout en la velocidad)
2. Conversores A-D
b. ADC Time Interleaved
La idea de estos conversores es usar un sistema de M canales en paralelo
que convierten alternativamente a la seal y alimentan a un MUX.
El resultado es un conversor M veces ms rpido que cada conversor individual.
2. Conversores A-D
b. ADC Time Interleaved
2. Conversores A-D
b. ADC Time Interleaved
Es fundamental ecualizar los M canales y para eso hay varias alternativas:
Los resultados
son muy
Impresionantes.
Ejemplo del
Advanced
Filter Bank
del AD12400:
2. Conversores A-D
c. ADC Succesive Aproximation
- Es apto para aplicaciones de baja
resolucin y velocidad.
- Su bajo costo posibilita integrarlo
en microcontroladores baratos.
Su algoritmo de funcionamiento es:
2. Conversores A-D
c. ADC Succesive Aproximation (ejemplo)
2. Conversores A-D
d. ADC Pipelined subraging
Utilizan una estructura en cascada tipo tubera (pipeline), donde la conversin se
realiza sucesivamente sobre fracciones cada vez menores de V
in
(subraging).
Por ejemplo, en un ADC subraging de 4 etapas de rango 0-1 Volts y una seal de
entrada de 0.7 Volts el funcionamiento sera el siguiente:
Ejercicio: repitan ustedes para el caso V
in
= 0.4 Volts.
1011
2. Conversores A-D
d. ADC Pipelined subraging (ejemplo)
Para un ADC subraging de 4 etapas de 1 bits y de rango 0-1 Volts, y una seal de
entrada de 0.4 Volts indique las tensiones y conversiones en cada etapa.
Resolucin
0.4V
-0.1
0.8V
0.3
0.6V
0.1
0.2V
-0.3
0 1 1 0 Output = 0110
1011
2. Conversores A-D
d.ADC Pipelined subraging
Implementacin para ms bits:
Estos ADCs dominan
las aplicaciones de alta velocidad
(>5 MSPS) en video, procesamiento
de imgenes, comunicaciones, etc.
2. Conversores A-D
d.ADC Pipelined subraging (ejemplo)
2. Conversores A-D
e. ADC de integracin
La seal de entrada se integra por un tiempo T que se controla con R y C
Luego el integrador se descarga a una tensin V
REF
conocida y se mide t
x
.
Entonces:
La resolucin depende de la cantidad de pulsos ck contabilizados durante t
x
.
Hay una relacin inversa entre resolucin y velocidad de conversin.
in x REF
Tv t V =
x
in REF
t
v V
T
=
2. Conversores A-D
e. ADC - integracin
Ventaja: - El ruido de frecuencia n/T es filtrado durante el proceso de integracin
Desventajas: - Requiere muchos componentes discretos.
- El valor de T depende de R y C (vara con la temperatura y tiene
alta dispersin, sobre todo el capacitor).
2. Conversores A-D
e. ADC integracin (ejemplo)
2. Conversores A-D
f. ADC - Sigma Delta
Ver Simulacin Interactiva
ADCTutorial.jar
El lazo cerrado fuerza a que el valor El lazo cerrado fuerza a que el valor
medio de B sea igual a V medio de B sea igual a V
IN IN
: :
<B> = V
IN
La tensi La tensi n <B> es controlada por la n <B> es controlada por la
densidad de unos y ceros del densidad de unos y ceros del BIT DATA BIT DATA
STREAM STREAM en C : en C :
V
IN
C : 1 0
V
IN
C : 0 1
A partir de <C> se obtienen en D los A partir de <C> se obtienen en D los
N bits de salida mediante el filtro digital y N bits de salida mediante el filtro digital y
el el decimador decimador: :
<C> D
OUT
2. Conversores A-D
f. ADC - Sigma Delta
Una resolucin de 24 bits implica medir una parte en 16.777.216 ( 0,059 ppm)
Para alcanzar esta resolucin es imprescindible reducir el ruido de cuantizacin.
2. Conversores A-D
f. ADC - Sigma Delta
Una resolucin de 24 bits implica medir una parte en 16.777.216 ( 0,059 ppm)
Para alcanzar esta resolucin es imprescindible reducir el ruido de cuantizacin.
Qu es el ruido de
cuantizacin?
2. Conversores A-D
f. ADC - Sigma Delta
El error m El error m ximo de ximo de cuantizaci cuantizaci n n ideal es de ideal es de LSB LSB
Seal auxiliar propuesta para el error
2. Conversores A-D
f. ADC - Sigma Delta
El error mximo de cuantizacin ideal es de LSB
Considerando una probabilidad uniforme del error:
( ) ( )
2 2
2 2
2
12
q
s
q
s
s q
t s t dt
q

+
+
= =

12
RMS
q
=
Seal auxiliar propuesta para el error
2. Conversores A-D
f. ADC - Sigma Delta
El error mximo de cuantizacin ideal es de LSB
Considerando una probabilidad uniforme del error:
Para una seal sinusoidal de amplitud mxima:
( ) ( )
2 2
2 2
2
12
q
s
q
s
s q
t s t dt
q

+
+
= =

12
RMS
q
=
( ) ( )
2
sin 2
2
N
in
q
v t f t =
2
2 2
N
RMS
q
v =
Seal auxiliar propuesta para el error
2. Conversores A-D
f. ADC - Sigma Delta
El error mximo de cuantizacin ideal es de LSB
Considerando una probabilidad uniforme del error:
Para una seal sinusoidal de amplitud mxima:
Resultando la relacin seal/ruido de cuantizacin:
Para una resolucin de N bits:
( ) ( )
2 2
2 2
2
12
q
s
q
s
s q
t s t dt
q

+
+
= =

12
RMS
q
=
( ) ( )
2
sin 2
2
N
in
q
v t f t =
2
2 2
N
RMS
q
v =
( )
10 10 10 10
( )
( )
3
10log 20log 20log 2 20log
2
N RMS
RMS
POT v
POT
v
SNR



= = = +





6.02 1.76 SNR N dB = +
2. Conversores A-D
f. ADC - Sigma Delta
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
fs
2
fs
La seal est mezclada con el ruido:
2. Conversores A-D
f. ADC - Sigma Delta
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
El proceso de conversin consta de:
Sobre-muestreo
Filtrado digital
Decimacin
fs
2
fs
La seal est mezclada con el ruido:
2. Conversores A-D
f. ADC - Sigma Delta
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
El proceso de conversin consta de:
Sobre-muestreo
Filtrado digital
Decimacin
fs
2
fs
La seal est mezclada con el ruido:
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
Kfs
2
Kfs
2. Conversores A-D
f. ADC - Sigma Delta
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
El proceso de conversin consta de:
Sobre-muestreo
Filtrado digital
Decimacin
fs
2
fs
La seal est mezclada con el ruido:
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
Kfs
2
Kfs
Kfs
2
Kfs
2. Conversores A-D
f. ADC - Sigma Delta
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
El proceso de conversin consta de:
Sobre-muestreo
Filtrado digital
Decimacin
fs
2
fs
La seal est mezclada con el ruido:
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
Kfs
2
Kfs
fs
2
fs
2. Conversores A-D
f. ADC - Sigma Delta
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
El proceso de conversin consta de:
Sobre-muestreo
Filtrado digital
Decimacin
Muestreando a la frecuencia de Nyquist:
6.02 1.76 SNR N dB = +
fs
2
fs
La seal est mezclada con el ruido:
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
Kfs
2
Kfs
fs
2
fs
2. Conversores A-D
f. ADC - Sigma Delta
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
El proceso de conversin consta de:
Sobre-muestreo
Filtrado digital
Decimacin
Muestreando a la frecuencia de Nyquist:
Sobremuestreando K veces, filtrando y
decimando:
10
2
6.02 1.76 10log
2
s
s
Kf
SNR N dB
f

= + +


10
6.02 1.76 10log SNR N dB K = + +
6.02 1.76 SNR N dB = +
fs
2
fs
Se consigue mejorar la SNR en
un factor de K
La seal est mezclada con el ruido:
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
Kfs
2
Kfs
fs
2
fs
2. Conversores A-D
f. ADC - Sigma Delta
Seal
Ruido de
cuantizacin
Potencia
espectral
Frecuencia
El proceso de conversin consta de:
Sobre-muestreo
Filtrado digital
Decimacin
Muestreando a la frecuencia de Nyquist:
Sobremuestreando K veces, filtrando y
decimando:
10
2
6.02 1.76 10log
2
s
s
Kf
SNR N dB
f

= + +


10
6.02 1.76 10log SNR N dB K = + +
6.02 1.76 SNR N dB = +
fs
2
fs
Se consigue mejorar la SNR en
un factor de K
La seal est mezclada con el ruido:
Y esto no es igual que
promediar K muestras?
2. Conversores A-D
f. ADC - Sigma Delta
Modelo del ruido de cuantizacin:
2. Conversores A-D
f. ADC - Sigma Delta
La ecuacin del lazo resulta:
( )
1
- Y X Y Q
f
= +
Modelo del ruido de cuantizacin:
2. Conversores A-D
f. ADC - Sigma Delta
La ecuacin del lazo resulta:
Despejando la seal de salida:
f Y X (Q 0)
f Y Q (X 0)
1 1
X Q f
Y
f f

= +
+ +
( )
1
- Y X Y Q
f
= +
Modelo del ruido de cuantizacin:
2. Conversores A-D
f. ADC - Sigma Delta
La ecuacin del lazo resulta:
Despejando la seal de salida:
f Y X (Q 0)
f Y Q (X 0)
Seal
Ruido de
cuantizacin
Potencia
Frecuencia
1 1
X Q f
Y
f f

= +
+ +
( )
1
- Y X Y Q
f
= +
Kfs
2
Kfs
Modelo del ruido de cuantizacin:
2. Conversores A-D
f. ADC - Sigma Delta
La ecuacin del lazo resulta:
Despejando la seal de salida:
f Y X (Q 0)
f Y Q (X 0)
Seal
Ruido de
cuantizacin
Potencia
Frecuencia
1 1
X Q f
Y
f f

= +
+ +
( )
1
- Y X Y Q
f
= +
Kfs
2
Kfs
Modelo del ruido de cuantizacin:
2. Conversores A-D
f. ADC - Sigma Delta
La ecuacin del lazo resulta:
Despejando la seal de salida:
f Y X (Q 0)
f Y Q (X 0)
Seal
Ruido de
cuantizacin
Potencia
Frecuencia
1 1
X Q f
Y
f f

= +
+ +
( )
1
- Y X Y Q
f
= +
Kfs
2
Kfs
Modelo del ruido de cuantizacin:
2. Conversores A-D
f. ADC - Sigma Delta
La ecuacin del lazo resulta:
Despejando la seal de salida:
f Y X (Q 0)
f Y Q (X 0)
Seal
Ruido de
cuantizacin
Potencia
Frecuencia
1 1
X Q f
Y
f f

= +
+ +
( )
1
- Y X Y Q
f
= +
fs
2
fs
Modelo del ruido de cuantizacin:
2. Conversores A-D
f. ADC - Sigma Delta
La ecuacin del lazo resulta:
Despejando la seal de salida:
f Y X (Q 0)
f Y Q (X 0)
Seal
Ruido de
cuantizacin
Potencia
Frecuencia
1 1
X Q f
Y
f f

= +
+ +
( )
1
- Y X Y Q
f
= +
fs
2
fs
Modelo del ruido de cuantizacin:
Se reduce notablemente
el ruido de cuantizacin!!
2. Conversores A-D
f. ADC - Sigma Delta
Aumentando el orden del modulador se
obtienen mejores SNR:
1.76
6.02
SNR dB
ENOB
dB

=
Effective Number of Bits
Conversor - - de segundo orden
Para comparar la SNR obtenida con
la de un conversor ideal se define:
2. Conversores A-D
f. ADC - Sigma Delta (ejemplo de diseo)
Digitalizar una seal de audio de
20Hz - 20kHz con una resolucin
de 16bits y una SNR de 80dB
Solucin:
Existen dos alternativas:
Utilizar un - de tercer orden.
Esto implica un K de 26:
fs = 20kHz x 2 x 26 = 1.04MHz
Utilizar un - de segundo orden.
Esto implica un K de 85:
fs = 20kHz x 2 x 84 = 3.36MHz
El ENOB ser de: (80dB 1.76dB)/6.02 = 13bits
- Slo 13bits de los 16bits contendrn informacin libre de ruido.
Importante: El - de 3 orden requiere complejos sistemas de estabilizacin del lazo.
26 85
2. Conversores A-D
f. ADC - Sigma Delta
Ventajas:
La mayor parte del sistema es digital:
- Posibilidad de alta integracin en C, DSP, etc.
- No existen derivas trmicas ni temporales.
- Bajo costo.
La alta tasa de sobre-muestreo y la baja precisin de la conversin analgica implica:
- No se requiere circuitos externos de sample & hold
- No se requieren filtros antialiasing (Ej. RC pasa-bajos)
El filtro digital permite obtener:
- Excelente figura de ruido
- Minimizacin del ruido en puntos crticos (Ej. 50/60 Hz)
- Nivel de ruido independiente de la amplitud de la seal
Es un diseo inherentemente monotnico y lineal
- Ideal para lazos cerrados de control
Desventajas:
Limitacin en la velocidad de conversin debido a la necesidad de sobremuestreo.
Problemas en sistemas multiplexados debido a la latencia del filtro digital:
- Sin embargo, en estos casos la solucin ms econmica y conveniente es
colocar un circuito integrado con varios Sigma-Delta incorporados.
2. Conversores A-D
f. ADC - Sigma Delta (ejemplo)
Figure 6. Schematic of the AD7793
2. Conversores A-D
f. ADC - Sigma Delta (ejemplo)
Figure 6. Schematic of the AD7793
2. Conversores A-D
f. ADC - Sigma Delta (simulacin en LTspice)
Figure 6. Schematic of the AD7793
2. Conversores A-D
f. ADC - Sigma Delta (simulacin en LTspice)
Figure 6. Schematic of the AD7793
2. Conversores A-D
f. ADC - Sigma Delta (Inmunidad a variaciones de la ganancia)
Figure 6. Schematic of the AD7793
Una variacin del 20% en la ganancia
slo produce una variacin de 2dB en
en el ruido de fondo de 80dB.
2. Conversores A-D
f. ADC - Sigma Delta (Inmunidad a variaciones de la ganancia)
Figure 6. Schematic of the AD7793
Una variacin del 20% en la ganancia
slo produce una variacin de 2dB en
en el ruido de fondo de 80dB.
3. Conversores D-A
3. Conversores D-A
Introduccin
Un DAC convierte una entrada digital a una seal analgica de salida:
El resultado es una aproximacin con escalones:
3. Conversores D-A
Distorsin armnica
La discretizacin puede verse como el producto con un tren de deltas de Dirac
y la posterior convolucin con una ventana cuadrada:
En el dominio de la frecuencia esto equivale a convolucionar la seal con un
tren de deltas de frecuencia f
c
y multiplicar por una ventana sinc.
Estos armnicos pueden filtrarse con un pasa-bajos.
3. Conversores D-A
Distorsin armnica
La discretizacin puede verse como el producto con un tren de deltas de Dirac
y la posterior convolucin con una ventana cuadrada:
En el dominio de la frecuencia esto equivale a convolucionar la seal con un
tren de deltas de frecuencia f
c
y multiplicar por una ventana sinc.
Estos armnicos pueden filtrarse con un pasa-bajos.
Esta falta de
planicidad se
puede ecualizar
3. Conversores D-A
Tiempo de establecimiento Settling time
En algunas aplicaciones puede ser importante el tiempo de establecimiento.
Ejemplo: en un display de video puede haber una transicin entre negro y blanco
entre pixeles adyacentes y esto debe resolverse en <5% del ancho de un pixel.
En un display de 1024768 y refresh-rate de 60Hz se recorre cada pixel en 16 ns.
Esto implica que la seal de salida se debe estabilizar en menos de 1 ns.
3. Conversores D-A
Tiempo de establecimiento Settling time
Tambin es importante analizar la transicin entre 01111 y 10000.
Este glitch introduce una fuerte distorsin armnica.
Los glitches introducen armnicos out-of-band (filtrables) e in-band (no
filtrables).
3. Conversores D-A
Distorsin armnica
Los armnicos out-of-band son filtrables, pero los in-band no se pueden
filtrar:
3. Conversores D-A
Distorsin armnica
Muchos DACs se usan en comunicaciones o anlisis espectrales, por lo que en
general se especifican sus parmetros como:
- Distorsin armnica total (THD)
- Relacin seal a ruido (SNR)
- SINAD
El tipo de ruido depende de la relacin entre f
c
y f
o
:
3. Conversores D-A
Caracterizacin de DACs
Se ingresa con una seal sinusoidal y se analiza el resultado:
3. Conversores D-A
Caractersticas de los DACs
Entradas digitales:
Resolucin [Bits]
Update rate
Nmero de canales
Tipo de interfaz
Salidas analgicas:
Tensin o corriente
Unipolar o bipolar
Rango de seal
Settling time
Detalles adicionales:
Tensin de alimentacin
Consumo de potencia
Tensin de referencia interna o externa
Clock del conversor interno o externo
PRECIO
Error de offset
Error de ganancia
Monotonicidad
Relacin seal/ruido
Encapsulado
3. Conversores D-A
a. DAC - Red de resistencias ponderadas
El siguiente circuito permite convertir una seal digital en una analgica:
El problema es que para lograr mucha resolucin se requiere resistencias de
mucha exactitud que cubran un rango muy amplio de valores.
Adems genera mucho ruido de glitch.
3. Conversores D-A
b. DAC - Red de resistencias R-2R
El siguiente circuito slo utiliza resistores de valor R y 2R:
De esta manera ya no se requieren resistencias de mucha exactitud que cubran
un rango muy grande de valores, como el DAC de resistencias ponderadas.
Pero igualmente genera mucho ruido de glitch.
3. Conversores D-A
c. DAC Kelvin divider (o Fully decoder DACs o string DACs o thermother
El conversor ms elemental que no genera glitch es el siguiente:
- Es una arquitectura simple.
- Su salida es una tensin/corriente, pero vara Zo.
- Es inherentemente monotnico.
- Tiene muy bajo glitch (conmuta un solo switch).
- DIFICULTAD: No se pueden crear redes de ms de ~255 resistores (8 bits).
3. Conversores D-A
d. DAC Low distortion DACs
La resolucin puede aumentarse sub-diviendo el rango:
- Es una arquitectura relativamente simple.
- Su salida es una tensin (aunque Zo vara).
- Es inherentemente monotnico.
- Tiene muy bajo glitch (conmuta un solo switch).
- DIFICULTAD: No se pueden crear redes de ms de ~255 resistores (8 bits).
3. Conversores D-A
e. DAC Low distortion DACs
Para minimizar los glitches pueden utilizarse un latch intermedio:
Pero nuevamente la dificultad se presenta para resoluciones altas.
Pero est tcnica se usa en los MSBs de los DACs y mejora mucho los glitches
3. Conversores D-A
e. DAC Low distortion DACs
Ejemplo de aplicacin prctica: AD9772 TxDAC14-BIT CMOS DAC CORE
3. Conversores D-A
e. DAC Low distortion DACs
Ejemplo de aplicacin prctica: AD9772 TxDAC14-BIT CMOS DAC CORE
3. Conversores D-A
f. DAC Interpolating DACs
Insertando ceros en la seal se puede incrementar el data strem en 4x, 8x, etc.
Luego, un interpolador digital genera los puntos intermedios.
Este esquema remueve sube las frecuencias imgen y relaja el filtro necesario.
3. Conversores D-A
f. DAC Sigma-Deltas DACs
Dada una seal interpolada digitalmente se puede usar un Sigma-Delta:
FIN.