ESCUELA DE CIENCIAS BSICAS, TECNOLOGA E INGENIERA 299008 MICROELECTRNICA Actividad 04: Leccin Evaluativa No.

1 2014-I

LA MICROELECTRNICA Y EL SIGLO XX Las tcnicas de integracin de circuitos se beneficiaron de los avances tecnolgicos. Los procesos de implantacin inica y litografa permitieron realizar lneas de conexin en la oblea de silicio con anchuras del orden de micras. Adems, el avance en las tecnologas de integracin introdujeron los circuitos PMOS y CMOS, con unas caractersticas de tiempos de propagacin y potencia consumida cada vez mejores. La eficiencia, velocidad y produccin han mejorado continuamente en los transistores de unin y efecto de campo, a la vez que el tamao y el costo se ha reducido considerablemente. En poco tiempo, se pas de construir elementos discretos a sistemas integrados con ms de un milln de transistores en una sola pastilla. La evolucin ha sido espectacular: as, en 1951 se fabricaron los primeros transistores discretos, en 1960 se construyeron los primeros circuitos monolticos con 100 componentes, en 1966 estos circuitos alcanzaron 1000 componentes, en 1969 se lleg a 10000, y actualmente se estn fabricando circuitos integrados con varios millones de transistores.

FASTER, CHEAPER Una consecuencia no detectada desde el principio, pero relacionada ntimamente con los procesos fsicos que ocurran en el transistor, fue que la miniaturizacin implicaba un aumento de velocidad del procesamiento. En la medida que las distancias a recorrer dentro del silicio por los lentos portadores de carga eran cada vez menores, los transistores podan trabajar cada vez a mayor velocidad. En el siguiente cuadro se presenta la historia de los procesadores de Intel y alguna especulacin acerca del futuro.

ESCUELA DE CIENCIAS BSICAS, TECNOLOGA E INGENIERA 299008 MICROELECTRNICA Actividad 04: Leccin Evaluativa No. 1 2014-I

Cuadro: Evolucin de los chips de Intel en sus diversas caractersticas chip lanzamiento precio transistores MIPS 4004 11/71 200 2,3 K 0.06 8008 4/72 300 3,5 K 0.06 8080 4/74 300 6 K 0.6 8086 6/78 360 29 K 0.3 8088 6/79 360 29 K 0.3 286 2/82 360 134 K 0.9 386 10/85 299 275 K 5 486 4/89 950 1,2 M 20 Pentium 3/93 878 3,1 M 100 Pentium 5/95 974 5,5 M 300 pro 786 ? 1997 1000 8 M 500 886 ? 2000 1000 15 M 1.000 1286 ? 2011 ? 1 G 100.000 FABRICACIN DE BJT Y FET El transistor de efecto campo (Field-Effect Transistor o FET, en ingls) es en realidad una familia de transistores que se basan en el campo elctrico para controlar la conductividad de un "canal" en un material semiconductor. Los FET, como todos los transistores, pueden plantearse como resistencias controladas por voltaje. La mayora de los FET estn hechos usando las tcnicas de procesado de semiconductores habituales, empleando la oblea monocristalina semiconductora como la regin activa o canal. La regin activa de los TFT s (thin-film transistores, o transistores de pelcula fina), por otra parte, es una pelcula que se deposita sobre un sustrato (usualmente vidrio, puesto que la principal aplicacin de los TFTs es como pantallas de cristal lquido o LCDs). Los transistores de efecto de campo o FET ms conocidos son los JFET (Junction Field Effect Transistor), MOSFET (Metal-Oxide-Semiconductor FET) y MISFET (Metal-Insulator-Semiconductor FET). Tienen tres terminales, denominadas puerta (gate), drenador (drain) y fuente (source). La puerta es el terminal equivalente a la base del BJT. El transistor de efecto de campo se comporta como un interruptor controlado por tensin, donde el

ESCUELA DE CIENCIAS BSICAS, TECNOLOGA E INGENIERA 299008 MICROELECTRNICA Actividad 04: Leccin Evaluativa No. 1 2014-I

voltaje aplicado a la puerta permite hacer que fluya o no corriente entre drenador y fuente. El funcionamiento del transistor de efecto de campo es distinto al del BJT. En los MOSFET, la puerta no absorbe corriente en absoluto, frente a los BJT, donde la corriente que atraviesa la base, pese a ser pequea en comparacin con la que circula por las otras terminales, no siempre puede ser despreciada. Los MOSFET, adems, presentan un comportamiento capacitivo muy acusado que hay que tener en cuenta para el anlisis y diseo de circuitos.

CONFIGURACIONES DE AMPLIFICADORES OPERACIONALES

Comparador

Esta es una aplicacin sin la realimentacin. Compara entre las dos entradas y saca una salida en funcin de qu entrada sea mayor. Se puede usar para adaptar niveles lgicos. Seguidor Es aquel circuito que proporciona a la salida la misma tensin que a la entrada

Inversor Se denomina inversor ya que la seal de salida es igual a la seal de entrada (en forma) pero con la fase invertida 180 grados. El voltaje de Vout = -Vin ( Rf/Rin ) salida est dado por:

ESCUELA DE CIENCIAS BSICAS, TECNOLOGA E INGENIERA 299008 MICROELECTRNICA Actividad 04: Leccin Evaluativa No. 1 2014-I PROCESO DE DISEO En todos estos los pasos de diseo de circuitos integrados podemos distinguir dos tipos de acciones: crear zonas de difusin y de well, que alterar la composicin interna de la oblea; y la deposicin de material sobre la oblea. La primera accin se puede conseguir a travs de dos proceso diferentes: difusin e implantacin inica. El proceso de difusin consiste en depositar sobre la oblea un material desde el cual obtener las impurezas deseadas y calentarla oblea a una temperatura elevada. De esta forma, los espacios intersticiales del semiconductor aumentan, y as las impurezas pueden ocupar estos espacios. El proceso de implantacin inica consiste en bombardear la oblea con las impurezas que se quieren difundir. Dicha difusin slo se producir en las zonas que no se encuentren protegidas por una mscara de material. En cuanto a la segunda accin, el proceso ms utilizado es la fotolitografa. Dicha tcnica consiste en depositar por todo el circuito una capa de material en cuestin (polisilicio o metal, tambin se utiliza con el xido para separar las diferentes capas, pero dicho proceso es transparente para el diseador, la nica accin del diseador en esta capa son los contactos en los que no debe haber dicha capa de xido), y encima de ella una mscara fotorresistiva, la cual evitar la prdida del material que se encuentre bajo ella. Despus de haber eliminado el material sobrante del circuito, se elimina la mscara dejando el circuito preparado para una nueva capa. Por lo tanto, para cualquiera de los procesos anteriores, es necesario conocer y verificar una serie de caractersticas geomtricas como son el tamao del material depositado sobre el circuito. Dichas caractersticas son denominadas reglas de diseo, y gracias a ellas se asegura que los dispositivos descritos en el layout estarn en el circuito fsico. Si algunas de estas reglas son violadas no se asegura la correcta creacin del circuito electrnico. COMPUERTA NOR CMOS Una compuerta NOR CMOS se forma agregando un P-MOSFET en serie y un NMOSFET en paralelo al inversor bsico Figura abajo.

ESCUELA DE CIENCIAS BSICAS, TECNOLOGA E INGENIERA 299008 MICROELECTRNICA Actividad 04: Leccin Evaluativa No. 1 2014-I Una vez ms este circuito se puede analizar entendiendo que un estado BAJO en cualquier entrada enciende P-MOSFET (QP1 y QP2 entran a conduccin) y apaga el N-MOSFET (QN1 y QN2 entran a corte) correspondiente. La salida pasa a alto (1) a travs de QP1 y QP2. Las entradas en un estado ALTO, hacen que los transistores QP1 y QP2 entren en corte y ambos transistores QN1 y QN2 en conduccin (la salida pasa a bajo (0) a travs de QN1 y QN2). En las parejas de transistores ya sean de canal n de canal p, si cualquier entrada es baja, uno de los transistores entra a corte y otro a conduccin. La salida pasa a bajo (0) acoplndose a travs de transistores en conduccin a tierra. DIAGRAMAS DE TIEMPOS, RETARDOS Al llegar una seal a la entrada de una puerta lgica, la respuesta a dicha seal no aparece instantneamente en la salida, sino que existe un cierto tiempo de retardo; este tiempo es diferente segn la transicin de estado de la puerta sea de 0 a 1 o de 1 a 0: Retraso de propagacin de bajo a alto, tPLH.- tiempo transcurrido desde que la seal de entrada baja (pasa por el 50%) hasta que la seal de salida sube (pasa por el 50%). Retraso de propagacin de alto a bajo, tPHL.- tiempo transcurrido desde que la seal de entrada sube (pasa por el 50%) hasta que la seal de salida baja (pasa por el 50%). El hecho de subida y bajada se debe a que las principales familias son negativas, es decir, la salida que obtenemos es el valor negado de dicha funcin. Retraso de propagacin.- valor medio de tPLH y tPHL.

Tiempo de transicin de bajo a alto, tTLH. - tiempo transcurrido desde que la seal empieza a subir (pasa por el 10%) hasta que llega a un nivel alto (pasa por el 90%). Tiempo de transicin de alto a bajo, tTHL.- tiempo transcurrido desde

ESCUELA DE CIENCIAS BSICAS, TECNOLOGA E INGENIERA 299008 MICROELECTRNICA Actividad 04: Leccin Evaluativa No. 1 2014-I que la seal empieza a bajar (pasa por el 90%) hasta que llega a un nivel bajo (pasa por el 10%). Es decir, se considera que una transicin se ha completado cuando pasamos de los umbrales del 10% y el 90%. Este hecho es debido a que la forma de onda a partir de esos valores cambia, pudiendo no llegar nunca a los valores del 0% o al 100%. EL FLIP-FLOP D Est compuesto por dos compuertas NAND encargadas de enviar la seal de habilitacin a las compuertas OR (al igual que el flip- flop SR se puede construir con otras compuertas lgicas). La salida de una compuerta OR se transforma en la entrada de la otra (retroalimentacin). Se puede observar la similitud con el flipflop SR, solamente difieren en una entrada de habilitacin y en que la entrada de Reset es igual a la de Set negada. Diagrama lgico del FF D Tabla de verdad del Flip-Flop D

FPGAs Las FPGAs (Field Programmable Gate Arrays) contienen bloques lgicos relativamente independientes entre s, con una complejidad similar a un PLD de tamao medio. Estos bloques lgicos pueden interconectarse, mediante conexiones programables, para formar circuitos mayores. Existen FPGA s que utilizan pocos bloques grandes (Pluslogic, Altera y AMD) y otras que utilizan muchos bloques pequeos (Xilinx, AT&T, Plessey, Actel). A diferencia de los PLDs, no utilizan arquitectura de matriz de puertas AND seguida de la matriz de puertas OR y necesitan un proceso adicional de ruteado del que se encarga un software especializado. La primera FPGA la introdujo Xilinx en el ao 1985. La programacin de las FPGAs de Xilinx basadas en RAM esttica es diferente a la programacin de los

ESCUELA DE CIENCIAS BSICAS, TECNOLOGA E INGENIERA 299008 MICROELECTRNICA Actividad 04: Leccin Evaluativa No. 1 2014-I PLDs. Cada vez que se aplica la tensin de alimentacin, se reprograma con la informacin que lee desde una PROM de configuracin externa a la FPGA. Una FPGA basada en SRAM (RAM esttica) admite un nmero ilimitado de reprogramaciones sin necesidad de borrados previos. En general la complejidad de una FPGA es muy superior a la de un PLD. Los PLD tienen entre 100 y 2000 puertas, las FPGA s tienen desde 1200 a 20.000 puertas y la tendencia es hacia un rpido incremento en la densidad de puertas. El nmero de flip-flops de las FPGA generalmente supera al de los PLD. Sin embargo, la capacidad de la FPGA para realizar lgica con las entradas suele ser inferior a la de los PLD. Por ello: "los diseos que precisan lgica realizada con muchas patillas de entrada y con pocos flip-flops, pueden realizarse fcilmente en unos pocos PLDs, mientras que en los diseos en los que intervienen muchos registros y no se necesita generar combinaciones con un elevado nmero de entradas, las FPGAs pueden ser la solucin ptima".

CONSUMO DE CORRIENTE EN LOS PLDs En la fabricacin de PLDs se utiliza tecnologa bipolar TTL o ECL y tecnologa CMOS. Los dispositivos bipolares son ms rpidos y consumen ms que los dispositivos CMOS. Actualmente los PLDs bipolares presentan retardos de propagacin inferiores a 7 nsg y los consumos tpicos rondan los 100-200 mA para un chip con 20-24 patillas. Mientras los PLDs bipolares slo pueden programarse una vez, la mayora de los PLDs CMOS son reprogramables y permiten una fcil verificacin por parte del usuario. A los PLDs CMOS borrables por radiacin ultravioleta se les denomina EPLD y a los borrables elctricamente se les conoce por EEPLD. Los EEPLD con encapsulados de plstico son ms baratos que los EPLD provistos de ventanas de cuarzo que obligan a utilizar encapsulados cermicos. Tambin existen las PALCE16V8Q (Quarter Power Icc = 55 mA) y las PALCE16V8Z (Zero Power) con un bajsimo consumo esttico de potencia. Acostumbrados a trabajar con dispositivos CMOS con un consumo prcticamente nulo a frecuencia cero, resulta sorprendente una PAL CMOS con un consumo de 90 mA a la mxima frecuencia de operacin (15 Mhz), pero que todava tendr un consumo apreciable a frecuencia cero. En la actualidad, solamente una pequea fraccin de los PLDs del mercado se anuncian como Zero Power.

ESCUELA DE CIENCIAS BSICAS, TECNOLOGA E INGENIERA 299008 MICROELECTRNICA Actividad 04: Leccin Evaluativa No. 1 2014-I
BIBLIOGRAFA La edicin del material didctico del curso 299008, diseado por Faiber Robayo, del programa Ingeniera Electrnica estuvo a cargo de la ECBTI de la Universidad Nacional Abierta y a Distancia (UNAD). Derechos reservados: 2012, Universidad Nacional Abierta y a Distancia - UNAD Vicerrectora de Medios y Mediaciones Pedaggicas, Bogot D.C. Calle 14 Sur No. 14 - 23