Unidad 1: Estructura de un Sistema Computacional

Prof. Ing. Msc. ANTONIO RIENZO RENATO Departamento de Ingeniera Biomdica

Universidad de Valparaso

El Modelo de Von Neumann Se tena:

2013 - UV ICB317 A. Rienzo

Componentes de un Computador

2013 - UV ICB317 A. Rienzo

Componentes de un Computador

2013 - UV ICB317 A. Rienzo

Componentes de un Computador

MEMORIA PRINCIPAL (MP): UNIDAD CENTRAL DE PROCESO (CPU): Formada por dos partes: A. UNIDAD ARITMTICO LGICA (ALU). B. UNIDAD DE CONTROL UNIDAD DE ENTRADA/SALIDA (E/S).

2013 - UV ICB317 A. Rienzo

Memorias

2013 - UV ICB317 A. Rienzo

Memorias

2013 - UV ICB317 A. Rienzo

Memorias

2013 - UV ICB317 A. Rienzo

Memorias Cach

Para entender los tres tipos de memoria cach que se pueden encontrar, hay que situarse en el contexto histrico. Inicialmente, la memoria cach original comenz como una parte de la memoria principal (RAM). Posteriormente, esta memoria se ubic fuera de la RAM, pasando a convertirse en un tipo de memoria especial, entre la CPU y la memoria principal (y en la tarjeta madre). Con los avances tecnolgicos (y para mejorar la velocidad), la memoria cach se incorpor como parte de la CPU; existiendo una cach interna y una cach externa (de distinto tipo, tamao, costo y velocidad). Y finalmente, se pudo incorporar dos tipos de memoria cach al interior de la CPU, una principal (L1) y una secundaria (L2). La memoria cach externa es la L3 (y no forma parte de la RAM).

2013 - UV ICB317 A. Rienzo

Memorias Cach

2013 - UV ICB317 A. Rienzo

10

Memorias Cach
Cach L1 La memoria cache L1 (Nivel L1), es un tipo de memoria pequea y rpida que est constituida en la CPU. A menudo se refiere como cach o cach interno principal. Se utiliza para acceder a datos importantes y de uso frecuente. La memoria L1 es el tipo ms rpido y ms caro de cach que est integrado en el equipo. Cache L2 La memoria cach L2 (Nivel 2) se utiliza para almacenar la informacin recientemente visitada. Tambin conocido como cache secundario. Est diseada para reducir el tiempo necesario para acceder a los datos en los casos en que los datos ya se han utilizados previamente. La memoria cach L2 es secundaria a la CPU y es ms lenta que la memoria cach L1, a pesar de ser a menudo mucho ms grande. Adems, los datos que se solicitan desde la memoria cach L2 se copian en la cach L1. Cache L3 La memoria cach L3 o de nivel 3 es una memoria que est integrada en la placa madre (separada de la CPU). Se utiliza para alimentar a la memoria cach L2, y generalmente es ms rpida que la memoria principal del sistema, pero todava ms lenta que la memoria cach L2.
2013 - UV ICB317 A. Rienzo 11

Memorias Cach
+ Memoria L1: se encuentra integrada dentro de los circuitos del microprocesador y eso la hace ms cara y ms complicado el diseo, pero tambin mucho ms eficiente por su cercana al microprocesador, ya que funciona a la misma velocidad que l. + Memoria L2: esta es la que viene en forma de tarjetas de memoria, para ser insertada en una ranura (slot) especial de la tarjeta principal (Motherboard) y funciona a la velocidad de trabajo de la misma. Actualmente la memoria L2 viene integrada en el microprocesador, se encarga de almacenar datos de uso frecuente y agilizar los procesos; determina por mucho si un microprocesador es la versin completa un modelo austero. + Memoria L3: esta memoria es un tercer nivel que soportan principalmente los procesadores de la firma AMD. Con este nivel de memoria se agiliza el acceso a datos e instrucciones que no fueron localizadas en L1 L2. Si no se encuentra el dato en ninguna de las 3, entonces se acceder a buscarlo en la memoria RAM.

2013 - UV ICB317 A. Rienzo

12

2013 - UV ICB317 A. Rienzo

13

CPU

UNIDAD CENTRAL DE PROCESO. Para que un computador pueda funcionar, la CPU necesita contar con un conjunto de registros, donde pueda almacenar y manejar temporalmente la informacin que est siendo transferida (y ejecutada). La cantidad de posibles registros depender del tipo y nivel de los procesadores. Aunque en general, se pueden diferenciar en:

2013 - UV ICB317 A. Rienzo

14

CPU Registros de propsito general: Son los que se encuentran en este banco de registros y podemos usarlos libremente en cualquier instruccin. Que estn agrupados quiere decir que tienen seales de control comunes. Este es el lugar donde se guardan los (generalmente pocos) registros que ms rpidamente se van a operar. Ejemplos tpicos son los acumuladores, punteros a direcciones o datos, o simples registros para manipular datos. Por ejemplo: IR (Registro de Instrucciones), MAR (Registro de Direcciones de memoria), MDR (Registro de Datos de Memoria).

2013 - UV ICB317 A. Rienzo

15

CPU

Registros de propsito especfico (o dedicados): Estn reservados para el uso del Sistema, y su uso est restringido a determinadas instrucciones y, en esas instrucciones, suele aparecer de forma implcita. a.- Contador de programa b.- Registro de estado c.- Puntero de pila (SP)

2013 - UV ICB317 A. Rienzo

16

Registros Internos CPU

2013 - UV ICB317 A. Rienzo

17

Interconexin de CPU

2013 - UV ICB317 A. Rienzo

18

Interconexin de CPU

2013 - UV ICB317 A. Rienzo

19

Unidades de Entrada y Salida

Se incluyen los distintos elementos que conforman el sistema de entrada/salida de un computador, el cual permite la comunicacin entre los diferentes dispositivos conectados al sistema.

2013 - UV ICB317 A. Rienzo

20

10

Unidades de Entrada / Salida

Clasificacin:
Almacenamiento: discos duros, diversos tipos de disquetes (unidades ZIP, etc.), memorias flash, CDROMs, DVDs, grabadoras de CD/DVD, unidades de cinta, etc. Interfaz con el usuario: teclados, mouses, tabletas grficas, joysticks, celulares, etc. Visualizacin y multimedia: tarjetas grficas, monitores, impresoras, tarjetas de sonido, altavoces, etc. Comunicaciones: tarjetas de red (Ethernet, inalmbricas), mdems, switches, etc. Adquisicin de datos: cmaras de vdeo, micrfono+tarjeta de sonido, cmaras fotogrficas, sensores, etc.

2013 - UV ICB317 A. Rienzo

21

Unidades de Entrada / Salida

Una de las principales caractersticas de los dispositivos de E/S es su heterogeneidad.

2013 - UV ICB317 A. Rienzo

22

11

Unidades de Entrada / Salida

Todos los perifricos cuentan con una serie de puertos de E/S. Estos puertos estn implementados como registros externos a la CPU a travs de los cuales se comunican la CPU y los dispositivos. Estos puertos de E/S se encuentran integrados en un chip llamado controladora del dispositivo. Normalmente, en cualquier controladora tendremos los siguientes registros que nos facilitan la comunicacin y el control del dispositivo:

2013 - UV ICB317 A. Rienzo

23

Unidades de Entrada / Salida Registro de datos: en este registro se realiza la lectura/escritura del dato a transferir entre la CPU y el dispositivo. Registro de control: en l la CPU escribe las rdenes a realizar: leer, escribir, inicializacin, configuracin del dispositivo, etc. Registro de estado: nos permite saber en qu estado se encuentra el dispositivo. Por ejemplo, nos informa si est disponible para aceptar una nueva orden o se encuentra procesando una y debemos esperar (informacin de ready/not ready). Este registro suele disponer de bits adicionales para indicar otra informacin sobre el estado del dispositivo.
2013 - UV ICB317 A. Rienzo 24

12

Unidades de Entrada / Salida

En cuanto a la comunicacin, sta se realiza a travs de canales o buses, que se definen como el conjunto de lneas de comunicacin que conectan los distintos componentes de un computador (CPU - memoria, dispositivos lentos, dispositivos rpidos, etc.). Los canales o buses se suelen organizar de forma jerrquica (Figura 1.12) por cuestiones de eficiencia.

2013 - UV ICB317 A. Rienzo

25

Unidades de Entrada / Salida

2013 - UV ICB317 A. Rienzo

26

13

Unidades de Entrada / Salida

2013 - UV ICB317 A. Rienzo

27

Unidades de Entrada / Salida

Mecanismos de Interaccin de la CPU con la E/S A.- Sondeo (polling) B.- Interrupcin C.- DMA (Acceso Directo a Memoria).

2013 - UV ICB317 A. Rienzo

28

14

Unidades de Entrada / Salida A.- Sondeo/encuesta (polling):

La tcnica ms sencilla de comunicacin entre la CPU y un dispositivo es la denominada tcnica de polling, tambin llamada sondeo, encuesta o escrutinio. En ella, el procesador es el que realiza todo el trabajo, sondeando continua o peridicamente el registro de estado del dispositivo para, una vez detectado un cambio de estado, obrar en consecuencia. Por ejemplo, si pensamos en el mouse de un PC, podemos implementar esta tcnica haciendo que el procesador verifique peridicamente el estado del ratn, para ver si el usuario lo ha movido, en cuyo caso, el sistema operativo informa del cambio de situacin.

2013 - UV ICB317 A. Rienzo

29

Unidades de Entrada / Salida

El principal problema de esta tcnica es que, cuando la E/S es mucho ms lenta que la CPU, podemos estar sondeando muchas veces el dispositivo comprobando que no ha cambiado, lo que implica una gran prdida de tiempo y un uso innecesario de la CPU. A travs de un ejemplo en Apuntes, se puede comprobar que, esta tcnica es mucho ms conveniente slo en algunos dispositivos de E/S. Se calcula y se demuestra que el porcentaje de tiempo que la CPU gasta realizando sondeos para los siguientes dispositivos: - Mouse % CPU: 0,0024% (impacto despreciable). - Diskette % CPU: 2,048% (impacto apreciable, pero bajo) - Disco D. % CPU: 41,95% (impacto inaceptable).

2013 - UV ICB317 A. Rienzo

30

15

Unidades de Entrada / Salida B.- Interrupcin El concepto de interrupcin de un programa se utiliza para manejar diversos problemas que se presentan en la secuencia normal de un programa; y se refiere a la transferencia del control del programa (de un programa en ejecucin), a otro programa de servicio como resultado de una peticin o solicitud generada externa o internamente. El control regresa al programa original despus de que se ejecuta el programa de servicio. El procedimiento de interrupcin, es similar a una llamada a una subrutina, excepto por tres variaciones:

2013 - UV ICB317 A. Rienzo

31

Unidades de Entrada / Salida

1.- La interrupcin es iniciada por una seal externa o interna, y no a partir de la ejecucin de una instruccin; 2.- La direccin del programa de servicio que procesa la solicitud de interrupcin se determina por medio de un procedimiento de hardware, y no a partir del campo de direccin de una instruccin; 3.- En respuesta a una interrupcin es necesario almacenar toda la informacin que defina el estado de la computadora, en lugar de almacenar slo el contador del programa.

2013 - UV ICB317 A. Rienzo

32

16

Unidades de Entrada / Salida

Como se mencion, las interrupciones son cambios en el flujo de control, no ocasionadas por el programa que se ejecuta; y generalmente son por un evento relacionado con la E/S. Un aspecto importante a tener en cuenta es que mientras que en el mtodo de encuesta el tratamiento de los datos lo hacen las instrucciones que siguen al loop (lazo) de espera activa, una interrupcin puede llegar en cualquier momento, mientras que la CPU est haciendo otra cosa (son asncronas respecto al programa en ejecucin).

2013 - UV ICB317 A. Rienzo

33

Unidades de Entrada / Salida Hay que habilitar mecanismos para que: () La CPU deje automticamente lo que est haciendo (detiene el programa en curso) y pase a ejecutar la rutina de servicio de la interrupcin (RSI), tambin llamada manejador. () Se salve la informacin mnima necesaria para que luego pueda recuperarse el estado de ejecucin en el que estaba el programa justo en el momento en que lleg la interrupcin. () Al finalizar la RSI, se vuelva justo a dicho estado y se reanude el proceso interrumpido con normalidad.

2013 - UV ICB317 A. Rienzo

34

17

Unidades de Entrada / Salida

2013 - UV ICB317 A. Rienzo

35

Unidades de Entrada / Salida

Existen tres tipos de interrupciones: () interrupciones externas (provenientes de dispositivos de E/S, monitorizacin de energa elctrica); () interrupciones internas (uso errneo de una instruccin, desbordamientos); tambin llamadas excepciones; () interrupciones de software (llamada especial del sistema).

2013 - UV ICB317 A. Rienzo

36

18

Unidades de Entrada / Salida

2013 - UV ICB317 A. Rienzo

37

Unidades de Entrada / Salida

C.- DMA (Acceso Directo a Memoria). El sondeo y las interrupciones son adecuados para dispositivos con escaso ancho de banda ya que permiten reducir el costo de la controladora y de la interfaz, dejando casi todo el peso de las transferencias a la CPU y al sistema operativo: cada transferencia de una palabra a/desde el dispositivo implica una secuencia de instrucciones que la CPU tiene que ejecutar para transferir la palabra desde/a memoria (mediante la rutina de sondeo o la de servicio de interrupcin).

2013 - UV ICB317 A. Rienzo

38

19

Unidades de Entrada / Salida

Con dispositivos de gran ancho de banda, sin embargo, las transferencias constan principalmente de grandes bloques de datos donde los mecanismos como el sondeo o las interrupciones no son mtodos adecuados, pues se mantendra ocupado el procesador demasiado tiempo. En estos casos, se utiliza el acceso directo a memoria (DMA) que permite que la transferencia de datos desde el dispositivo a la memoria o viceversa se realice sin la intervencin del procesador. El DMA se implementa con un chip especializado (controladora de DMA), que transfiere datos entre un dispositivo de E/S y la memoria principal, independientemente del procesador.

2013 - UV ICB317 A. Rienzo

39

Unidades de Entrada / Salida

Los pasos de los que consta una transferencia DMA son los siguientes:
1. El procesador inicializa la controladora de DMA: identidad del dispositivo, operacin a realizar, direccin de memoria donde leer o escribir, nmero de bytes a transferir y sentido del desplazamiento (hacia direcciones crecientes o decrecientes de memoria). 2. La controladora de DMA va pidiendo el bus y, cuando lo consigue, va realizando tantas operaciones de transferencia entre el dispositivo y la memoria como sean necesarias. 3. Finalmente, la controladora de DMA genera una interrupcin informando al procesador de la finalizacin de la transferencia o de una condicin de error.

2013 - UV ICB317 A. Rienzo

40

20

Unidades de Entrada / Salida

2013 - UV ICB317 A. Rienzo

41

Unidades de Entrada / Salida

Con el mismo ejemplo explicado en los Apuntes, se aclarar que en el caso del disco duro (transferencias de datos) y se usa slo durante el 5% del tiempo), las tres tcnicas arrojan los resultados de:
POLLING % CPU = 41,95% (impacto inaceptable). INTERRUPCION % CPU = 2,62% DMA % CPU = 0,031% (despreciable)

2013 - UV ICB317 A. Rienzo

42

21

BUSES

La interconexin entre la MP, la CPU y los dispositivos de E/S se realiza a travs de BUSES. La ALU y los registros estn comunicados por conjuntos de lneas que se llaman buses. Un bus es un grupo de lneas digitales que soportan el mismo tipo de informacin del computador. De esta manera existen tres tipos de buses:

2013 - UV ICB317 A. Rienzo

43

BUSES

Bus de direcciones : Est formado por las lneas que soportan la direccin binaria de la Memoria. El nmero de lneas de este bus es un parmetro muy importante porque determina la cantidad de posiciones que puede alcanzar la Memoria. As, si el nmero de lneas del bus de direcciones es n, la Memoria puede alcanzar un mximo de 2n posiciones.

2013 - UV ICB317 A. Rienzo

44

22

BUSES

Bus de datos Consta de las lneas que transportan la informacin que se lee o escribe y que puede consistir en datos o instrucciones. Tambin el nmero de lneas de este bus es muy importante porque determina la cantidad de bits que pueden transferirse en cada operacin de lectura o escritura.

2013 - UV ICB317 A. Rienzo

45

BUSES

Bus de control : Lo componen las lneas auxiliares que indican el tipo de operacin (lectura / escritura), la sincronizacin (seal de reloj), la zona a acceder (Memoria E/S), etc. Los valores que toman las lneas de este bus se obtienen en la Unidad de Control de la interpretacin del cdigo OP de la instruccin en curso.

2013 - UV ICB317 A. Rienzo

46

23

BUSES

EJEMPLO Si un procesador dispone de una Memoria con 512 posiciones de 32 bits cada una, deducir el tamao del bus de direcciones y del bus de datos.

2013 - UV ICB317 A. Rienzo

47

BUSES

EJEMPLO Si un procesador dispone de una Memoria con 512 posiciones de 32 bits cada una, deducir el tamao del bus de direcciones y del bus de datos. SOLUCIN: Bus de direcciones: 9 lneas (29 = 512) Bus de datos: 32 lneas para soportar los 32 bits de cada posicin de Memoria.

2013 - UV ICB317 A. Rienzo

48

24

BUSES
JERARQUIA DE BUSES:

2013 - UV ICB317 A. Rienzo

49

EN RESUMEN

SE HA VISTO, LAS PARTES:

2013 - UV ICB317 A. Rienzo

50

25

Preguntas?
Departamento de Ingeniera Biomdica Universidad de Valparaso

26