Laboratorio de Fsica: Fundamentos de Electrnica

PRCTICA 6: Simulacin de circuitos con FETs

El objetivo de esta prctica utilizar SPICE para analizar circuitos con transistores de efecto de campo. La simulacin por ordenador es una poderosa herramienta para el diseo de circuitos electrnicos. En esta prctica seguimos profundizando en su utilizacin a la vez que realizaremos ejercicios orientados a la comprensin del funcionamiento de los transistores de efecto de campo. Revisaremos cmo introducir los parmetros de primer orden de los transistores, el trazado de las curvas caractersticas, la determinacin del punto de trabajo y la capacidad amplificadora de los FETS. 1. Curvas caractersticas de un transistor NMOS (MOSFET de acumulacin de canal n)
1.1. Trazar con SPICE las curvas caractersticas de drenador de un transistor NMOS Podemos utilizar SPICE para obtener grficas de las curvas caractersticas de un transistor NMOS que tenga unos parmetros dados. Vamos a verlo con el siguiente ejemplo: Obtencin mediante Spice de la grfica de las curvas caractersticas de drenador de un transistor que tiene W=160m, L=2m, KP=50A/V2, =0.05 y Vto = 2 V. Dibujar a escala las curvas caractersticas de drenador para vGS = 0, 1, 2, 3, 4, y 5 V.

Figura 1. Circuito a utilizar para representar la curva caracterstica de drenador de un transistor NMOS. Indicaciones: Utilizar los componentes VDC (librera SOURCE) para las fuente de tensin continua y el componente MbreakN (librera BREAKOUT) para el transistor (figura 2.a). Este modelo permite dar valores a los parmetros del NMOS. Para ello, editar el modelo Spice del transistor siguiendo las siguientes instrucciones: 1) Seleccionar el transistor. 2) Elegir la opcin de men: Edit Pspice model. 3) En la ventana del Editor de Modelos de PSpice que se abre, indicar el valor de los parmetros de nuestro transistor (KP, LAMBDA y VTO) tal y como se indica en la figura 2.b.
Drenador

Puerta

Fuente

Sustrato (enesta asignaturadebemos unirloalterminalde Fuente)

Figura 2. a) Terminales del componente MbreakN. b) Editor de modelos de Pspice. Especificacin de los valores de KP, VTO y LAMBA del NMOS.

Prctica 6

Laboratorio de Fsica: Fundamentos de Electrnica

La longitud L y la anchura W del transistor son parmetros en lnea que se modifican en la ventana de Edicin de Propiedades. Esta ventana se abre al hacer doble click sobre el transistor (figura 3). Presionando el botn Display con las columnas de ambos parmetros seleccionadas se puede hacer que aparezcan en la pantalla del esquema ambos parmetros (figura 4).

Figura 3. Ventana de edicin de propiedades para especificar los valores de W y L.

D W = 160u L = 2u M1 G 0Vdc 0Vdc VGS MiNMOS VDS

Figura 4. Ventana de edicin de propiedades. Visualizacin en el esquemtico de los parmetros W y L. Una vez especificado el transistor, se debern indicar los parmetros del anlisis que Spice debe realizar con el circuito. Para representar las curvas caractersticas de drenador se har un barrido en continua (DC SWEEP) de la fuente de tensin VDS entre 0V y 10V con incrementos de 0.01V y este anlisis se repetir variando la fuente de tensin VGS para valores de 0V a 5V con incrementos de 1V mediante un barrido paramtrico (PARAMETRIC SWEEP). En la figura 5 se indica las pestaas para la programacin del anlisis.

Figura 5. Ventana de especificacin de anlisis a realizar sobre el circuito. Programacin del anlisis estndar Primary Sweep y junto con las iteraciones a realizar sobre el mismo mediante Parametric Sweep.

Prctica 6

Laboratorio de Fsica: Fundamentos de Electrnica

Ejecutar la simulacin y capturar la curva caracterstica resultante (Corriente de drenador ID en funcin de VDS con VGS como parmetro. Incluir etiquetas (utilizando el Men de Probe: Plot Label Text ) sobre cada curva indicando el valor de VGS. Para ver el valor del parmetro correspondiente a cada curva, hacer doble click sobre el smbolo de la curva. Se abrir una ventana indicando el valor del parmetro (ver Figura 6). Esquema del circuito a simular
(copiar el esquema trazado en CAPTURE CIS para realizar la simulacin)

Curva caracterstica de drenador del NMOS (W=160m, L=2m, KP=50A/V2, =0.05, Vto=2V)
(insertar imagen con el resultado de la simulacin)

Dobleclick sobreel smbolodeuna curva

Figura 6. Visualizacin del valor del parmetro para cada curva.

Prctica 6

Laboratorio de Fsica: Fundamentos de Electrnica

1.2. Trazar con SPICE la caracterstica de transferencia de un transistor NMOS Obtener la caracterstica de transferencia o relacin entre la entrada (VGS) y la salida (ID) del transistor NMOS del apartado anterior. Para ello, utilizar de nuevo el circuito representado en la figura 1, manteniendo fija la tensin VDS a 10V y realizar un Barrido en Continua (DC SWEEP) de la tensin VGS entre 0 y 10V. Representar la curva ID=f(VGS) obtenida e identificar sobre ella las zonas de funcionamiento del transistor.

Caracterstica de transferencia ID = f(VGS) del NMOS (W=160m, L=2m, KP=50A/V2, =0.05,

Vto=2V) (insertar imagen con el resultado de la simulacin)

1.3. Variacin de la caracterstica de transferencia con la tensin umbral (VTO). Repetir el ejercicio anterior variando la tensin umbral del transistor VTO. Para ello, se deber programar adems del barrido en continua del apartado 1.2 un barrido paramtrico (PARAMETRIC SWEP) del parmetro VTO del modelo del transistor NMOS. En la figura 7 se indica el perfil de simulacin a aadir. Capturar las grficas obtenidas y observar como vara el punto de transicin entre el corte y la saturacin en la caracterstica de transferencia. Incluir en la grfica etiquetas (utilizando el men de Probe: Plot Label Text) sobre cada curva indicando el valor de VTO correspondiente.

Figura 7. Perfil de simulacin del barrido paramtrico del parmetro VTO del modelo de transistor NMOS de nombre MiNMOS.

Prctica 6

Laboratorio de Fsica: Fundamentos de Electrnica

L=2m, KP=50A/V2, =0.05)

Caracterstica de transferencia ID = f(VGS) del NMOS para VTO=2V, 3V y 4V (W=160m,

(insertar imagen con el resultado de la simulacin)

2. Curvas caractersticas de un transistor PMOS (MOSFET de acumulacin de canal p) Nota: si te sale un cuadro de texto como con opciones para marcar extrao al simular,
revisa los signos de los ejes para simular. Indica que hay una incoherencia

2.1. Trazar con SPICE las curvas caractersticas de drenador de un transistor PMOS Repetir el ejercicio 1.1 para obtener mediante Spice la grfica de las curvas caractersticas de drenador de un transistor PMOS que tiene W=160m, L=2m, KP=20A/V2, =0.05, y Vto = -2 V. Dibujar a escala las curvas caractersticas de drenador para vGS = 0, -1, -2, -3, -4, y -5 V. Indicaciones: Utilizar ahora el componente MbreakP (librera BREAKOUT) para el transistor PMOS (figura 8.a). Este componente permite dar valores a los parmetros del PMOS. Para ello, editar el modelo Spice del transistor siguiendo las instrucciones del apartado 1.1. Especificar el valor de los parmetros del transistor (KP, LAMBDA y VTO) tal y como se indica en la figura 8.b. La especificacin de los valores geomtricos de anchura y longitud de canal (W y L) se realizar a travs de la ventana de edicin de propiedades del transistor tal y como se hizo en el apartado 1.1 para el NMOS.
Drenador

Puerta

Fuente

Sustrato (enesta asignaturadebemos unirloalterminalde Fuente)

a) b) Figura 8. a) Componente MBreakP. Terminales. b) Editor de modelos de Spice. Especificacin de los valores de KP, VTO y LAMBA del PMOS.

Prctica 6

Laboratorio de Fsica: Fundamentos de Electrnica

Esquema del circuito a simular

(copiar el esquema trazado en CAPTURE CIS para realizar la simulacin)

Curva caracterstica de drenador del PMOS (W=160m, L=2m, KP=20A/V2, =0.05, Vto=-2V).
(insertar imagen con el resultado de la simulacin)

2.2. Trazar con SPICE la caracterstica de transferencia de un transistor PMOS Obtener la caracterstica de transferencia o relacin entre la entrada (VGS) y la salida (ID) del transistor PMOS. Para ello, mantener fija la tensin VDS a -10V y realizar un Barrido en Continua (DC SWEEP) de la tensin VGS entre 0 y -10V. Representar la curva ID=f(VGS) obtenida e indicar sobre la misma las zonas de funcionamiento del transistor. Caracterstica de transferencia ID = f(VGS) del PMOS (W=160m, L=2m, KP=20A/V2, =0.05,
Vto=-2V)
(insertar imagen con el resultado de la simulacin)

Prctica 6

Laboratorio de Fsica: Fundamentos de Electrnica

2.3. Variacin de la caracterstica de transferencia con la tensin umbral (VTO). Repetir el ejercicio anterior variando la tensin umbral del transistor VTO. Para ello, se deber programar adems del barrido en continua del apartado 2.2 un barrido paramtrico (PARAMETRIC SWEP) del parmetro VTO del modelo del transistor PMOS que hemos definido. En la figura 9 se indica el perfil de simulacin a aadir. Observar como vara el punto de transicin entre el corte y la saturacin en la caracterstica de transferencia. Incluir etiquetas (Men de Probe: Plot Label Text) sobre cada curva indicando el valor de VTO.

Figura 9. Perfil de simulacin del barrido paramtrico del parmetro VTO del modelo de transistor PMOS de nombre MiPMOS.

L=2m, KP=20A/V2, =0.05)

Caracterstica de transferencia ID = f(VGS) del PMOS para VTO=-2V, -3V y -4V (W=160m,
(insertar imagen con el resultado de la simulacin)

3. Ejercicio para casa.

Comprobar por simulacin el ejercicio propuesto para casa en las transparencias de clases de la pgina 30.

Prctica 6

Laboratorio de Fsica: Fundamentos de Electrnica 4. Punto de trabajo y amplificacin con transistores MOS
En este apartado se realizar la simulacin mediante Spice del ejercicio propuesto para casa de la pgina 38 de las transparencias de la asignatura. Se pretende comprobar el punto de trabajo del transistor mediante el Anlisis del Punto de Trabajo (BIAS POINT), as como la capacidad amplificadora del circuito mediante el Anlisis en Tiempo o Transitorio (TRANSIENT ANALYSIS). 4.1. Calculo del punto de trabajo de un transistor MOS (Bias point) Sea el circuito amplificador en fuente comn simplificado de la figura 10. Los generadores de tensin continua VGG y VDD polarizan el NMOS en un punto de trabajo adecuado para que pueda tener lugar la amplificacin de la seal de entrada vin(t). En este apartado se pretende determinar mediante SPICE el punto de trabajo (IDQ yVDSQ) del transistor NMOS, siendo VDD=15V, VGG = 3 V, RD = 1 k y vin(t) = 0V. Los parmetros del transistor son: KP = 50 A/V2, Vto =1 V, =0, L = 10 m, y W = 400 m (ver definicin del modelo en la figura 11). Para ello, se deber utilizar el anlisis BIAS POINT y se programar tal y como se indica en la figura 12. Los resultados del punto de trabajo se observarn en el fichero de salida *.OUT (el anlisis BIAS POINT no genera informacin grfica, solamente salida en modo texto en el fichero *.OUT). Se puede abrir el fichero de salida (*.OUT) desde el editor grfico Probe utilizando la opcin de men ViewOutput File o bien mediante el icono indicado en la figura 13. En dicha figura tambin se indica un ejemplo de fichero de salida con el punto de trabajo.

Figura 10. Circuito amplificador en fuente comn bsico.

Figura 11. Editor de modelos de Pspice. Especificacin de los valores de KP, VTO y LAMBA del NMOS.

Figura 12. Ventana de especificacin de anlisis a realizar sobre el circuito. Programacin del anlisis estndar BIAS POINT.

Prctica 6

Laboratorio de Fsica: Fundamentos de Electrnica

IconoparaabrirelFicherodesalida*.out

Encabezadodelazonadelfichero desalidaendondeindicaelpunto detrabajo. Puntodetrabajo

Figura 13. Fichero de salida con informacin acerca del punto de trabajo de un transistor NMOS.

Esquema del circuito a simular

(copiar el esquema trazado en CAPTURE CIS para realizar la simulacin)

Punto de trabajo del transistor Extracto del fichero de salida *.OUT en donde aparece reflejado (insertar texto con el resultado de la simulacin)

Prctica 6

Laboratorio de Fsica: Fundamentos de Electrnica

Tambin se pueden observar grficamente desde la herramienta Capture CIS los valores de tensin y corriente continua de todas las ramas del circuito sobre el esquema del mismo utilizando los iconos indicados en la figura 14.

Ver tensionesDC sobreel esquema

Ver corrientes DCsobreel esquema

Figura 14. Ejemplo de visualizacin de las tensiones y corrientes continuas de un circuito sobre el esquemtico en Capture CIS.

4.2. Amplificador en fuente comn simplificado. Anlisis en el tiempo En este apartado se pretende comprobar la capacidad amplificadora del transistor NMOS. Para ello se simular en el tiempo (TRANSIENT ANALYSIS) el circuito de la figura 10, aplicando a la entrada del mismo una seal vin(t) = sen (2000t). Realizar una simulacin en el tiempo durante 5 perodos y representar las seales de entrada vin(t) y salida vDS(t) obtenidas. Calcular los valores mximo y mnimo de vDS(t): VDSmax y VDSmin. Estimar la ganancia en tensin del circuito. Indicaciones: Para generar vin(t) se utilizar el componente VSIN (Librera SOURCE). Se puede utilizar el parmetro OFFSET de dicha fuente para establecer tambin el nivel de continua VGG=3V y suprimir la fuente de tensin DC VGG especfica.

VDS max = 14 V

VDS min.= 6 V

Ganancia en tensin:

(14-6)/2=4

Estn las seales de entrada y salida en fase? Observar el resultado y comentar.

No, estn desfasadas pi/2 ya que el mximo de la entrada coincide temporalmente con el mnimo de la salida

Prctica 6

10

Laboratorio de Fsica: Fundamentos de Electrnica

Esquema del circuito a simular

(copiar el esquema trazado en CAPTURE CIS para realizar la simulacin)

Tensin de entrada vin(t) y de salida vDS(t) en funcin del tiempo durante 5 ciclos
(insertar imagen con el resultado de la simulacin)

Aplicar ahora una seal de entrada senoidal de frecuencia 1KHz, amplitud 7.5V y OFFSET 7.5V de forma que el transistor pase por las 3 zonas de funcionamiento (CORTE, SATURACION Y OHMICA). Realizar una simulacin en el tiempo durante 5 perodos y representar las seales de entrada vin(t) y salida vDS(t) obtenidas. Representar la funcin de transferencia vDS = f(Vin) cambiando la seal del eje x y utilizando la seal de entrada en lugar del tiempo. Identificar razonadamente las zonas de funcionamiento del transistor en ambas curvas. Tensin de entrada vin(t) y de salida vDS(t) en funcin del tiempo durante 5 ciclos
(insertar imagen con el resultado de la simulacin)

Caracterstica de transferencia vDS = f(vin)

(insertar imagen con el resultado de la simulacin)

Prctica 6

11

Laboratorio de Fsica: Fundamentos de Electrnica

Indicacin: para cambiar la variable del eje x en PROBE se deben seguir los siguientes pasos: 1) Hacer doble click sobre el eje X. 2) En la ventana Axis Settings que se abre (ver figura 15), presionar el botn Axis Variable. 3) Se abrir la ventana X Axis Variable en la cual debemos seleccionar la tensin drenador fuente del NMOS.

Figura 15. Ventanas involucradas en el cambio de variable del eje X a la tensin VDS del NMOS.

5. Circuito de polarizacin automtica de un transistor NMOS.

En este apartado vamos a comprobar por simulacin los diseos el punto de trabajo del circuito de polarizacin automtica que realizamos en las clases de aula correspondientes al tema 4, pginas 51 y 52. Polarizacin de un amplificador en fuente comn (ejercicio 4, pgina 51) Polarizacin de un amplificador seguidor de fuente (ejercicio 5, pgina 52)

Introduciremos los diseos en CAPTURE CIS y realizaremos una simulacin del punto de trabajo.

Prctica 6

12

Laboratorio de Fsica: Fundamentos de Electrnica

5.1. Polarizacin automtica del Amplificador en fuente comn. En la figura 16 se incluye el enunciado del ejercicio que se realiz en clases, as como los valores para las resistencias obtenidos. Trazar el circuito con CAPTURE CIS y realizar un anlisis del punto de trabajo (BIAS POINT) como el del apartado 2.1 (recordar figura 12). Comprobar que la corriente de drenador es prxima a 2mA.

Diseo obtenido en clases:

R1 = 1.5 M R2 = 1 M RD = RS = 2.4 K

Figura 16. Enunciado del ejercicio de diseo a comprobar junto con la solucin determinada en clases.

Esquema del circuito a simular

(copiar el esquema trazado en CAPTURE CIS para realizar la simulacin)

Punto de trabajo del transistor (ID, VDS, VGS) Extracto del fichero de salida *.OUT en donde aparece reflejado (insertar texto con el resultado de la simulacin)

Prctica 6

13

Laboratorio de Fsica: Fundamentos de Electrnica

5.2. Polarizacin automtica del Amplificador seguidor de fuente. En la figura 17 se incluye el enunciado del ejercicio que se realiz en clases, as como los valores para las resistencias obtenidos. Trazar el circuito con CAPTURE CIS y realizar un anlisis del punto de trabajo (BIAS POINT) como el del apartado 2.1 (recordar figura 12). Comprobar que la corriente de drenador es prxima a 2mA.

Diseo obtenido en clases:

R1 = 1 M R2 = 2 M RD = 0 RS = 3.9 K

Figura 17. Enunciado del ejercicio de diseo a comprobar junto con la solucin determinada en clases.

Esquema del circuito a simular

(copiar el esquema trazado en CAPTURE CIS para realizar la simulacin)

Punto de trabajo del transistor (ID, VDS, VGS) Extracto del fichero de salida *.OUT en donde aparece reflejado (insertar texto con el resultado de la simulacin)

Prctica 6

14

Laboratorio de Fsica: Fundamentos de Electrnica 6. Curvas caractersticas de un transistor JFET de canal n

En este apartado vamos a comprobar por simulacin el ejercicio de la pgina 71 del tema 4 propuesto para casa. El enunciado del mismo se incluye en la figura 18.

Figura 18. Enunciado del ejercicio propuesto. Emplear para el transistor JFET el componente JBreakN (LIBRERA BREAKOUT). En la figura 19.a se puede ver dicho componente. Seguir los pasos indicados en ejercicios anteriores para definir los valores de los parmetros del JFET (figura 19.b). Con objeto de obtener las grficas de las curvas caractersticas de drenador se debe realizar un anlisis de barrido en continua (DC SWEEP) de la tensin drenador fuente vDS entre 0 y 10V y repetir dicho anlisis para vGS = 0, -1, -2 y -3 V mediante un anlisis de barrido paramtrico (PARAMETRIC SWEEP). En la figuras 20 y 21 se muestran respectivamente el esquema del circuito empleado para obtener las curvas caractersticas y los parmetros empleados en la simulacin.

Drenador

Puerta

Fuente

Figura 19. a) Terminales del componente JBreaKN. b) Editor de modelos de Pspice para especificar los valores de BETA, VTO y LAMBA del JFET.

Prctica 6

15

Laboratorio de Fsica: Fundamentos de Electrnica

D J1 VGS 0Vdc JFETN1 G

I

VDS

0Vdc

Figura 20. Esquema del circuito empleado para obtener las curvas caractersticas de drenador

Figura 21. Perfil de simulacin para obtener las curvas caractersticas de drenador. Ejecutar la simulacin y obtener las curvas de drenador del transistor. Incluir etiquetas (utilizando el Men de Probe: Plot Label Text ) sobre cada curva indicando el valor de VGS.

Curvas caractersticas de drenador del JFET de canal n ( = 0, IDSS = 18 mA, y Vto= - 3 V)

(insertar imagen con el resultado de la simulacin)

Prctica 6

16