LABORATORIO N6 AMPLIFICADOR SOURCE COMN

EQUIPO N 7

CARLOS ARTURO JAIMES BELTRAN GINETH CONTRERAS BORJA

20101005113 20101005110

CRISTIAN FERNANDO SILVA TIBADUIZA 20102005015

LABORATORIO ELECTRONICA II GRUPO 2

FACULTAD DE INGENIERA INGENIERA ELECTRNICA

BOGOT D.C. 7 DE MAYO DE 2012

LABORATORIO N5 AMPLIFICADOR SOURCE COMN

NDICE Pg. 1. INTRODUCCION Y ABSTRCT 2. PLANTEAMIENTO DEL PROBLEMA 3. OBJETIVO GENERAL 4. OBJETIVOS ESPECIFICOS 5. ELEMENTOS Y EQUIPOS PARA EL CIRCUITO 6. PROCEDIMIENTO 7. CONCLUSIONES 8. BIBLIOGRAFA 9. APENDICE 3 3 4 4 5 5 23 23 24

1. INTRODUCCIN Y ABSTRACT En este laboratorio se estudiar el comportamiento del amplificador en

configuracin fuente comn, se observaran sus ventajas y en qu momento es conveniente usar esta configuracin y poder disponer de criterios de seleccin para el uso de amplificadores en la vida real. In this laboratory going to study the behavior of the amplifier in common source configuration, advantages were observed and at what time is convenient to use this setting and to have selection criteria for the use of amplifiers in real life.

2. PLANTEAMIENTO DEL PROBLEMA Con la necesidad de amplificar seales, y tener un buen dispositivo, el cual se asemeje mas a los resultados tericos, y as diferenciar cual amplificador usar para amplificar seales grandes o pequeas, en aplicaciones prcticas como lo es el aparato para un micrfono.

3. OBJETIVO GENERAL Verificar y comprobar la configuracin en SC, y sus respuestas a los cambios de temperatura, de frecuencia y as diferenciar esta configuracin ya sea del manejo con JFET o con MOSFET; monitoreando los comportamientos de corrientes y voltajes de polarizacin.

4. OBJETIVOS ESPECIFICOS Verificar en la prctica, la teora aprendida para el diseo de estas configuraciones de amplificacin con transistores de efecto de campo, y analizar los cambios que pueden ocasionarse por los cambios en la temperatura del transistor en configuracin SC.

Analizar los cambios en la sensibilidad de entrada y calidad de seal de salida cuando se trabaja con este tipo de amplificador.

Concluir acerca de los parmetros, tensiones y voltajes, medidos y asumidos en el momento de la polarizacin en SC estos transistores, ya que debe percibir la superioridad de estos transistores frente a los bipolares.

5. MATERIALES

Fuente de poder dual variable 0 a +/- 30 V Multmetro digital (Tester digital o VOM). Transistor JFET 2SK170 Resistencias Diodos Condensadores Protoboard

Para el laboratorio se adquiri el transistor FET (JFET Canal N, 2SK170) las principales especificaciones se presentan a continuacin (la hoja de datos completa se encuentran en los anexos): 2SK170

TABLA 1. ESPECIFICACIONES DEL FABRICANTE

6. PROCEDIMIENTO El circuito propuesto para el amplificador Source Comn es el siguiente:

De acuerdo con los parmetros determinados en la prctica anterior ( ); y los siguientes valores asumidos para polarizacin:

Teniendo en cuenta los siguientes criterios de diseo vistos en clase terica para polarizacin de JFET:

Se pueden obtener tambin los siguientes valores:

De igual forma:

Entonces

Obtenidos estos valores podemos ahora hallar los valores de cada una de las resistencias del circuito:

Entonces:

Para la malla de entrada:

Los condensadores para efectos de estabilidad se asumen: Y Finalmente se tiene el circuito:

AMPLIFICADOR SOURCE COMN

a) Ganancia de Voltaje (1KHZ)

Analizando el circuito equivalente:

Se deduce que:

Es decir:

Realizando el montaje practico, se obtuvo:

Donde la seal amarilla es la seal de salida, y la azul la de entrada

b) Impedancias Para realizar la medicin de la impedancia de entrada del FET fue necesario Medir tambin la corriente a la entrada de este, proceso para el cual se coloc

una resistencia en la puerta del dispositivo, resistencia cuyo valor era elevado, para poder observar bien la onda en este lugar. En una frecuencia de 1KHz se observ la siguiente onda:

En la cual la corriente utilizando la ley de ohm sera:

Se utiliz una resistencia de prueba de 51K por lo cual:

Teniendo en cuenta que:

Por lo cual:

Realizando el montaje practico, se obtuvo:

Donde la seal amarilla es la seal de voltaje sobre la resistencia

c) Desfase

El clculo de la ganancia da con signo negativo lo que indica un desfase de 180 con respecto a la entrada: Realizando la simulacin se encuentra:

Realizando el montaje practico, se obtuvo:

d) Aplicando calor al transistor

Como se vio en el laboratorio anterior, se espera que el voltaje disminuya y por lo tanto el amplificador Source Comn no amplifique como lo hace a una temperatura ambiente; la simulacin se presenta a continuacin:

Se puede ver que la ganancia de voltaje disminuye al aumentar la temperatura en el transistor. Adems de recortarse en la parte inferior

Realizando el montaje practico, se obtuvo:

Donde la seal amarilla es la seal de voltaje de salida

e) Barrido de frecuencias Para analizar el FET en altas frecuencias y determinar su frecuencia superior de corte se utiliz el mtodo de constantes de tiempo de la siguiente manera: Mtodo para el cual se hace necesaria la aplicacin del teorema de Miller, dejando el circuito de la siguiente manera:

En el cual las constantes de tiempo equivalen a:

Dnde:

Observando el Datasheet (Ver anexo1.) podemos obtener que:

As que:

Agregndole a la salida la capacitancia de las sondas que es de aproximadamente 28.5 pF:

Entonces:

Dejando la frecuencia superior de corte de la siguiente manera:

Realizando el barrido se obtiene

f 10Hz 100Hz 1KHz 10KHz 100KHz 1MHz 10MHz 100MHz 100mV 100mV 100mV 100mV 100mV 100mV 100mV 100mV 298 mV 1.43 V 1.492 V 1.492 V 1.492 V 1.491 V 1.330 V 244 mV

Medido Calculado 2.98 3.02 14.3 14.9 14.92 15.6 14.92 15.6 14.92 15.6 14.91 15.4 13.3 13.9 2.44 2.50

Desfase Medido

Desfase Calculado 180 180 180 180 180 180 180 180

10Hz

10KHz

100Hz

100KHz

1KHz

1MHz

10MH z

100MH z

La Grafica de seal de salida contra frecuencias, es la siguiente

se puede ver que en frecuencias muy bajas y muy altas, la amplitud disminuye, a continuacin se muestra la grfica de ganancia y fase.

De igual forma disminuye la ganancia a frecuencias muy altas y muy bajas. Comparado con el BJT los transistores de efecto-campo como amplificadores de voltaje operan de una manera muy parecida a como lo hace un BJT en Base comn en lo que respecta a amplificacin de voltaje, pero su respuesta en frecuencia es peor que la de los bipolares, en gran parte debido a su alta impedancia de entrada.

f) Drain Comun Utilizando la misma polarizacin: De acuerdo con los parmetros determinados en la prctica anterior ( ); y los siguientes valores asumidos: Teniendo en cuenta los siguientes criterios de diseo vistos en clase terica para polarizacin de JFET: Y

Se pueden obtener tambin los siguientes valores:

De igual forma:

Entonces

Obtenidos estos valores podemos ahora hallar los valores de cada una de las resistencias del circuito:

Entonces:

Se obtiene el amplificador drenaje comn, el cual presenta una ganancia de voltaje de casi uno, como se ve en la simulacin:

Se observa la seal de salida:

El desfase entre las ondas es cero, como se ve en la simulacin y en la practica:

g) MOSFET de enriquecimiento Repitiendo el procedimiento de la prctica anterior. El circuito propuesto es el siguiente:

IMAGEN 14. CIRCUITO PROPUESTO

Para hallar Se asumi una tensin , empieza a variar hasta que el ampermetro registre una medida desde valores pequeos

La primera medida de corriente se dio cuando el voltaje

IMAGEN 15. SIMULACIN

Esto indica que

Para determinar Se asume una corriente y se vara la fuente hasta alcanzar el voltaje en el cual el ampermetro indique este valor asumido. Esta se da cuando

IMAGEN 16. SIMULACIN

Entonces se despeja de la ecuacin:

SIMULACION 1.8 V 0.0771

PRACTICO 1.65 V 0.08 MOSFET de

Para realizar amplificadores de fuente comn se utiliza empobrecimiento, los de enriquecimiento suelen usarse en C.I. 7. CONCLUSIONES

Una polarizacin de un transistor FET en fuente comn permite una amplificacin de voltaje pequea (-13,81) dependiendo tambin de la resistencia de carga, pero durante su implementacin se lograron valores aproximados (9% de error). La Frecuencia superior de corte del FET no es muy alta (4,14MHz) midiendo con una sonda cuya capacitancia es aproximadamente de 28.5pF, sin esta podra tener una frecuencia mayor.

Los FET poseen una ventaja sobre los BJT y es su alta impedancia de entrada (del orden de los megas), ms en el laboratorio no se encontraron valores similares.

8. BIBLIOGRAFIA SEDRA, Adel. SMITH, Kenneth. Circuitos. Cuarta edicin. Apndice G. Determinacin de los parmetros del modelo hbrido BJT Pgs 13091312. SAVANT Jr. CJ. RODEN, Martin S. CARPENTER, Gordon. Diseo Electrnico. Caractersticas de la respuesta en frecuencia. Pgs 434-514. RASHID, M. Circuitos Microelectrnicos, Anlisis y Diseo. Thomson, 2002 9. ANEXOS