Está en la página 1de 53

FACULTAD DE INGENIERA CIVIL SISTEMAS Y ARQUITECTURA

ESCUELA PROFESIONAL DE INGENIERA SISTEMAS

SOLUCION DE PREGUNTAS

CURSO

ARQUITECTURA DE COMPUTADORAS

DOCENTE

ING. JOSE SANDOVAL JIMENEZ

ALUMNOS CICLO

: :

GONZALES AYASTA PAUL 20010 II

LAMBAYEQUE, JUNIO DEL 2011

ARQUITECTURA DE COMPUTADORAS

ORGANIZACIN DE LOS SISTEMAS DE COMPUTADORA (pag 1-2):

1. Considere el funcionamiento de una mquina con el camino de datos de la figura 2-2. Suponga que cargar los registros de entrada de la ALU toma 5ns, para ejecutar la operacin de la ALU toma 10ns y almacenar el resultado en un registro toma 5ns. Qu nmero mximo de MIPS podr ejecutar esta mquina si no hay fila de procesamiento? La figura 2-2 del libro es la siguiente:

Tiempo de ciclo (T) = 5 ns + 10 ns + 5 ns = 20 ns

Ancho de banda del procesador = 1000 / T MIPS


INGENIERIA DE SISTEMAS Pgina 2

ARQUITECTURA DE COMPUTADORAS

= 1000 / 20 MIPS Ancho de banda del procesador = 50 MIPS

2. Para qu sirve el paso 2 de la lista de la seccin 2.1.2? Qu sucedera si se omitiera este paso? Para conocer cul es la direccin de la prxima instruccin, para poder ir a buscarla una vez que finaliza la ejecucin de la instruccin en curso, es necesario modificar el contador de programa a la siguiente instruccin.

3. En la computadora 1, todas las instrucciones tardan 10ns en ejecutarse. En la computadora 2, todas tardan 5ns. Puede decir con certeza que la computadora 2 es ms rpida? Explique.
1 T1 n2 5 AT = = = = 2 * 100% = 200% T 2 n1 1 10

La Computadora 2 es ms rpida que la computadora 1, puesto que el computador 2 es un 200% mejor que el computador 1.

4. Suponga que est diseando una computadora de un solo chip que se usar en sistemas incorporados. El chip tendr toda su memoria en el chip y sta operar a la misma velocidad de la CPU sin retraso por acceso. Examine cada uno de los principios vistos en la seccin 2.1.4. y diga si siguen siendo tan importantes (suponiendo que se desea un buen desempeo). En la actualidad ya no siguen siendo tan importantes, motivo de ello es el gran avance de la tecnologa, puesto que tenemos hoy en da microprocesadores que operan a altas velocidades, lo cual necesitan estar interconectados para intercambiar datos y seales de control.

INGENIERIA DE SISTEMAS

Pgina 3

ARQUITECTURA DE COMPUTADORAS

5. Sera posible aadir cachs a los procesadores de la figura 2.8(b)? Si es posible, qu problema habra que resolver primero? S, es posible. El cach puede estar dentro del chip de la CPU o junto a l. Ahora el CPU no solo tiene una memoria local privada sino tambin una cach. Pero para evitar problemas y sacar el mximo provecho a esta configuracin, el compilador debe colocar todo el texto del programa, cadenas, constantes, y dems datos de solo lectura, pilas y variables locales en las memorias privadas. As, la memoria compartida solo se usar para escribir variables compartidas.

6. Cierto clculo es altamente secuencial; es decir, cada paso depende del que lo precede. Qu sera ms apropiado para este clculo, un arreglo de procesadores o un procesador con fila de procesamiento? El ms apropiado para este clculo seria un procesador con fila de procesamiento por que para realizar un clculo solamente necesito realizar el paso anterior y proseguir con el paso siguiente es decir se puede hacer solamente en una fila secuencialmente, mientras en un arreglo de procesadores el clculo seria de filas y columnas.

7. Para competir con el reciente invento de la imprenta, cierto monasterio medieval decidi producir en masa libros de bolsillo escritos a mano juntando un gran nmero de escribanos en un gran saln. El monje director gritaba la primera palabra del libro a producir y todos los escribamos la copiaban. Luego el monje se repeta hasta que se haba ledo en voz alta y copiado todo el libro. A cul de los sistemas de procesador paralelo que vimos en la seccin 2.1.6 se parece ms este sistema? A este sistema se parece al PROCESAMIENTO MASIVAMENTE PARALELO, ya que todos al momento de escribir estn haciendo uso de su propio cuaderno, es decir cada escribo utiliza su propia hoja de escritura.
INGENIERIA DE SISTEMAS Pgina 4

ARQUITECTURA DE COMPUTADORAS

8. Conforme bajamos por la jerarqua de memoria de cinco niveles que vimos en el texto, el tiempo de acceso aumenta. Haga una conjetura de la relacin entre el tiempo de acceso de un disco ptico y el de la memoria de registro.

REGISTR OS CACH E M.P DISCO MAGNETICO CINTA M DISCO OPTICO

El tiempo de acceso a disco ptico es el cudruple con respecto al tiempo de acceso a la memoria de registros. Segn la jerarqua la memoria de registro se encuentra en la cumbre de la jerarqua en general lo que indica el tiempo de acceso seria mayor que el tiempo de acceso de un disco ptico

9. La informacin gentica de todos los seres vivos se codifica en molculas de DNA. Una molcula de DNA es una secuencia lineal de los cuatro nucletidos bsicos: A, C, G y T. El genoma humano contiene aproximadamente 3 x 10 9 nucletidos en forma de unos 100 000 genes. Qu capacidad de informacin total (en bits) tiene el genoma humano? Qu capacidad de informacin (en bits) tiene un gen tpico?
INGENIERIA DE SISTEMAS Pgina 5

ARQUITECTURA DE COMPUTADORAS

10. Los socilogos pueden tener tres posibles respuestas de una pregunta de encuesta tpica como Cree usted en el Ratoncito Perez?: si , no y aun no tengo opinin al respecto. Con esto al respecto la Compaa de Computadoras Sociomagnticas, decidi construir una computadora para procesar datos de encuestas. Esta computadora tiene una memoria trinara; es decir: cada byte consiste en 8 trits y un trit contiene un 0, un 1 o un 2. Cuntos trits se necesitan para almacenar un nmero de 6 bits? D una expresin para el nmero de trits necesarios para almacenar n bits.

Datos: 1 byte equivale a 8 trits 1 trits contiene un 0, un 1 o un 2


INGENIERIA DE SISTEMAS Pgina 6

ARQUITECTURA DE COMPUTADORAS

Solucin: Como: 1 byte equivale a 8 bits, tenemos:

Entonces tenemos que: Para almacenar n bits vamos a tener n trits necesarios.

11. Cierta computadora puede equiparse con 268 435 456 bytes de memoria Por qu habra de escoger un fabricante un nmero tan extrao, en lugar de un nmero fcil de recordar como 250 000 000?

El fabricante escogi el 268 435 456 bytes de memoria, ya que este nmero se puede descomponer en 2n es decir es un mltiplo de 2 lo cual representa al cdigo binario mientras que el numero 250 000 000 no se puede descomponer en un mltiplo de 2. Dicho fabricante decidi elegir este nmero extrao, con un total de 268 435 546 bytes de memoria, puesto que este nmero se puede representar como un mltiplo de 2, es decir en representacin binaria. Esto no ocurre con el nmero 250 000 00 ya que no se puede representar como mltiplo de 2.

12. Derive un cdigo Hamming de paridad par para los dgitos del 0 al 9. DIGI BINARIO BITS BITS DATOS
Pgina 7

INGENIERIA DE SISTEMAS

ARQUITECTURA DE COMPUTADORAS

TO 9 8 7 6 5 4 3 2 1 0 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000

COMPROBACI ON M5 C8 M4 M3 M2 C4 M1 C2 C1

C1 = M1+M2+M4+M5 C2= M1+M3+M4 C4= M2+M3+M4 C8= M5

13. En un cdigo Hamming, algunos bits se desperdician en el sentido de que se usan para verificacin y no para informacin Cul es el porcentaje de bits desperdiciados en mensajes cuya longitud total (datos + bits de verificacin) es 2n -1? Evale numricamente esta expresin para valores de n de 3 a 10. LONGIT UD Bits Comprobacin (Desperdiciados ) 4 5 6 7 %

23-1 24-1 25-1 26-1


INGENIERIA DE SISTEMAS

33.3 23.8 15.8 9.8


Pgina 8

ARQUITECTURA DE COMPUTADORAS

27-1 28-1 29-1 210-1

8 9 10 11

5.8 3.4 1.9 1.06

14. Cunto tiempo toma en leer un disco que tiene 800 cilindros, cada uno de los cuales contiene cinco pistas de 32 sectores? Primero deben leerse todos los sectores de la pista 0, comenzando con el sector 0; luego todos los sectores de la pista 1 comenzando con el sector 0 y as sucesivamente. El tiempo de rotacin es de 20ms y una bsqueda tarda 10ms entre cilindros adyacentes y 50 ms en el peor de los casos. La conmutacin entre las pistas de un cilindro pueden ser instantneas. Tb = 10ns Tr = 20ns Tl = 5ns Tprimera pista = 35ns Tsegunda pista = 25ns Tleer el disco = 35ns + 4(25ns) = 135ns.

15. El disco que se ilustra en la figura 2-19 tiene 64 sectores/ pista y una tasa de rotacin de 7200 rpm. Calcule la tasa de transferencia sostenida del disco a lo largo de una pista. Datos: 64 SECTORES/PISTA, 7200 RPM. 7200 rpm = 1 revolucion 60/3600 segundos = 8.33 ms Tlactencia = 4.16 ms
4.16 ms 64 X 1

Ttransferencia = 0.0640625ms
INGENIERIA DE SISTEMAS Pgina 9

ARQUITECTURA DE COMPUTADORAS

16. Una computadora tiene un bus con un tiempo de ciclo de 25ns, durante el cual puede leer o escribir una palabra de 32 bits de la memoria. La computadora tiene un disco Ultra-SCSI que utiliza el bus y opera a 40 MB/s. La CPU normalmente busca y ejecuta una instruccin de 32 bits cada 25ns. Qu tanto retrasa el disco a la CPU? Datos: BUS = 25ns por ciclo; LEE UNA PALABRA DE 32 bits OPERA A 40MB/s Solucin:

RAID nivel 2: "Acceso paralelo con discos Redundancia a travs del cdigo Hamming"

especializados.

El RAID nivel 2 adapta la tcnica comnmente usada para detectar y corregir errores en memorias de estado slido. En un RAID de nivel 2, el cdigo ECC (Error Correccin Code) se intercala a travs de varios discos a nivel de bit. El mtodo empleado es el Hamming. Puesto que el cdigo Hamming se usa tanto para deteccin como para correccin de errores (Error Deteccin and Correccin), RAID 2 no hace uso completo de las amplias capacidades de deteccin de errores contenidas en los discos. Las propiedades del cdigo Hamming tambin restringen las configuraciones posibles de matrices para RAID
INGENIERIA DE SISTEMAS Pgina 10

ARQUITECTURA DE COMPUTADORAS

2, particularmente el clculo de paridad de los discos. Por lo tanto, RAID 2 no ha sido apenas implementado en productos comerciales, lo que tambin es debido a que requiere caractersticas especiales en los discos y no usa discos estndares.

Debido a que es esencialmente una tecnologa de acceso paralelo, RAID 2 est ms indicado para aplicaciones que requieran una alta tasa de transferencia y menos conveniente para aquellas otras que requieran un alta tasa de demanda I/O.

CapacidadCD ROM = ( 2048bytes * 75 sec tores * 74(60 seg ) * 10`6) / 10`6 CapacidadCD ROM = 682 MBytes

Aproximadamente pero suelen tener una capacidad de 650 MBytes

28. Un terminal de mapa de bits tiene una pantalla de 1024x768. La pantalla se redibuja 75 veces cada segundo. Qu duracin tiene el pulso correspondiente a un pixel?

29. Un fabricante anuncia que su terminal a color de mapa de bits puede exhibir colores distintos. Sin embargo, el hardware slo tiene un byte para cada pixel. Cmo puede hacerse esto? No se puede hacer, ya que al decir que puede exhibir colores, la terminal utiliza 24 bits por pixel, es decir 3 bytes por pixel.
INGENIERIA DE SISTEMAS Pgina 11

ARQUITECTURA DE COMPUTADORAS

30. Con cierto tipo de letra, una impresora laser monocromtica puede imprimir 50 lneas de 80 caracteres por pgina. Un carcter tpico ocupa un cuadro de 2mm x 2mm, y cerca del 25% de esta rea es tner. El reto esta en blanco. La capa de tner tiene un espesor de 25 micras. El cartucho de tner de la impresora mide 25x8x2 cm. Cuntas pginas pueden imprimirse con un cartucho de tner?

31. Cuando texto ACSII con paridad par se transmite asincrnicamente a razn de 2880 caracteres/s por un modem de 28800 bps Qu porcentaje de los bien recibidos contienen realmente datos (no gasto extra)? 2880 caracteres/s , si transmite un carcter en ASCII con 10 bits, tericamente sera posible enviar 2880/10= 288 caracteres por segundo. Dado que de esos 10 bits son 8 de datos y 2 de para control startstop, en realidad se transmiten 288x8=2304 bps de informacin. As que de los 2880 caracteres decir: 2880 100% 2304 x% solo 2304 contienen informacin, es

Solo el 80% contiene datos.


INGENIERIA DE SISTEMAS Pgina 12

ARQUITECTURA DE COMPUTADORAS

32. La Hi-Fi Modem Company acaba de disear un nuevo mdem con modulacin de frecuencia que utiliza 16 frecuencias en lugar de slo 2. Cada segundo se divide en n intervalos de tiempo iguales, cada uno de los cuales contiene uno de los 16 tonos posibles. Cuntos bits por segundo puede transmitir este mdem si emplea transmisin sincrnica?

2400x16 = 38400 bits

33. estime cuantos caracteres, contando los espacios, contiene un libro de texto de computacin tpico. Cuntos bits se necesitan para codificar un libro en ASCII con paridad? Cuntos CD-ROM se necesitan para almacenar una biblioteca de ciencias de la computacin que tiene 10000 libros? Cuntos DVD de dos lados y capa dual se necesitan para la misma biblioteca?

ARITMETICA BINARIA (PAG. 3): 1. Convierta los siguientes nmeros a binario: 1984, 4000, 8192.

SOLUCION a. 1984

INGENIERIA DE SISTEMAS

Pgina 13

ARQUITECTURA DE COMPUTADORAS

102 4 1

512 1

256 1

128 1

64 1

32 0

16 0

8 0

4 0

2 0

1 0

1984 = 111 1100 0000

b. 4000

204 8 1

102 4 1

512 1

256 1

128 1

64 0

32 1

16 0

8 0

4 0

2 0

1 0

4000 = 1111 1010 0000

c. 8192

819 2 1

409 6 0

204 8 0

102 4 0

51 2 0

25 6 0

12 8 0

64 0

32 0

16 0

8 0

4 0

2 0

1 0

1984 = 10 0000 0000 0000

2. Qu es 1001101001 (binario) en decimal? En octal? En hexadecimal? A decimal: 1+8+32+64+512 =617 A octal: Nmero en binario Nmero en octal 00 1 1 00 1 1 10 1 6 00 1 1

INGENIERIA DE SISTEMAS

Pgina 14

ARQUITECTURA DE COMPUTADORAS

A hexadecimal: Nmero en binario Nmero en hexadecimal 00 10 2 01 10 6 10 01 9

3. Cules de los sgts son nmeros hexadecimales validos? BED, CAB, DEAD, DECADE, ACCEDED, BAG, DAD

BED Nmero en binario 00 11 B 11 11 E 11 10 D

Nmero en hexadecimal

CAB Nmero en binario 10 11 C 11 01 A 00 11 B

Nmero en hexadecimal

DEAD Nmero en binario 11 10 D 11 11 E 11 01 A 11 10 D

Nmero en hexadecimal

DECADE Nmero en binario 11 10 11 11 10 11 11 01 11 10 11 11


Pgina 15

INGENIERIA DE SISTEMAS

ARQUITECTURA DE COMPUTADORAS

Nmero en hexadecimal

ACCEDED

Nmero en binario Nmero en hexadecimal

11 01 A

10 11 C

10 11 C

11 11 E

11 10 D

11 11 E

11 10 D

4.- Exprese el nmero decimal 100 en todas las bases 2 a 9

BA SE 2 3 4 5 6 7 8 9

EQUIVALENCIAL DEL NUMERO 100 110 0100 1 0201 1210 400 244 202 144 121

5. Cuntos enteros positivos distintos se pueden expresar con k dgitos empleando nmeros de base r? El complemento de r de un nmero positivo k en base r con una parte entera de k dgitos, ser definido como el complemento de r a k y se define como rk-N;

6. EJERCICIO 6

INGENIERIA DE SISTEMAS

Pgina 16

ARQUITECTURA DE COMPUTADORAS

a. Para ambas manos y ambos pies en complemento 2 S 0 1 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 MODULO 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 1 1 Cuando todos los dedos estn extndidos = 524287 Su valor en complemento a dos = - 1

S 0 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0

MODULO 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0

Cuando todos los dedos estn doblados = 0 Su valor en complemento a dos = - 0

7.- Realice los siguientes clculos con nmeros de 8 bits en complemento a dos?

a) 0 0 1 0 1 1 0 1 + 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 0
INGENIERIA DE SISTEMAS

Resultado de la suma
Pgina 17

ARQUITECTURA DE COMPUTADORAS

b) 1 1 1 1 1 1 1 1 + 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 Resultado de la suma

c) 0 0 0 0 0 0 0 0 - 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 + 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 Complemento a dos de -1111 1111 Resultado de la suma 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1

d) 1 1 1 1 0 1 1 1 - 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 + 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 Complemento a dos de -1111 0111 Resultado de la suma


INGENIERIA DE SISTEMAS Pgina 18

1 1 1 1 0 1 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 1

ARQUITECTURA DE COMPUTADORAS

8. Repita el clculo del problema anterior pero ahora en complemento a uno.

a) 0 + 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1

b) 1 1 1 1 1 1 1 1 + 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1

c) 0 0 0 0 0 0 0 0 - 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 + 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

INGENIERIA DE SISTEMAS

Pgina 19

ARQUITECTURA DE COMPUTADORAS

d) 1 1 1 1 0 1 1 1 - 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 + 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 0 0 1 0 0 0

EJERCICIO 9

a) 0 + 0 0 1 0 0 0 1 0 1 1 0

b) 0 +
INGENIERIA DE SISTEMAS

0 1 1

0 1 1
Pgina 20

1 1

ARQUITECTURA DE COMPUTADORAS

c) 1 + 1 1 1 1 1 1 0 1 1 0 1 1 0

d) 1 + 1 1 0 1 0 1 1 0 0 1 1 1 0

INGENIERIA DE SISTEMAS

Pgina 21

ARQUITECTURA DE COMPUTADORAS

e) 1 + 1 1 0 0 0 0 0 0 0 0 0 1 1

Las sumas c, d, e presentan desbordamiento

EJERCICIO 10

a) Para 006 su complemento a nueve es 006 b) Para -2 su complemento a nueve es 97 c) Para 100 su complemento a nueve es 100 d) Para -14 su complemento a nueve es 85 e) Para 000 su complemento a nueve es 000

EJERCICIO 11
INGENIERIA DE SISTEMAS Pgina 22

ARQUITECTURA DE COMPUTADORAS

Reglas para sumar en complemento a nueve: Si en el resultado de la suma aparece un acarreo, ste se debe sumar al resultado y si aparecen nueves, eso indica que el resultado es negativo y debe ser complementado para obtener el resultado final.

a) 0 + 1 9 0 0 9 0

Como el acarreo es 1; el resultado es: 0000 +1 = 0001

0 9 0

1 9 0

b) 0 + 9 9 0 9 9

No hay acarreo por lo tanto el complemento de 9999 es 0000

0 9 9

1 8 9

c) 9 + 1 9 9 9 9 9

El acarreo es 1; por lo tanto el resultado es: 9993+1 = 9994

9 9 9

7 6 3

INGENIERIA DE SISTEMAS

Pgina 23

ARQUITECTURA DE COMPUTADORAS

El acarreo es 1; el resultado es: 0043 + 1 = 0044

d) 9 + 1 0 0 2 8 0 4 0 4 1 2 3

EJERCICIO 12
Suma en complemento a 10: + 0 1 2 0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 8 9 0 2 3 4 5 6 7 8 9 0 1 3 3 4 5 6 7 8 9 0 1 2 4 4 5 6 7 8 9 0 1 2 3 5 5 6 7 8 9 0 1 2 3 4 6 6 7 8 9 0 1 2 3 4 5 7 7 8 9 0 1 2 3 4 5 6 8 8 9 0 1 2 3 4 5 6 7 9 9 0 1 2 3 4 5 6 7 8

Dos nmeros decimales pueden sumarse comenzando por el dgito de la extrema derecha y sumando los bits correspondientes de los dos sumandos. Al producirse un acarreo, se lleva a la posicin inmediata izquierda. En la aritmtica de complemento a 9 el acarreo se suma al final pero en la aritmtica de complemento a 10 el acarreo se desecha. A continuacin un ejemplo: INGENIERIA DE SISTEMAS Pgina 24

ARQUITECTURA DE COMPUTADORAS Decimal 1000 +(-125) 875 1 Complemento a 9 00001000 99999874 00000874 acarreo 1 00000875 Complemento a 10 00001000 99999875 1 00000875 Se desecha

13. Construya la tabla de multiplicar para los nmeros de base 3. x 0 1 2 3 4 5 6 7 8 9 00 0 00 1 00 2 01 0 01 1 01 2 02 0 02 1 02 2 10 0 00 0 00 0 00 0 00 0 00 0 00 0 00 0 00 0 00 0 00 0 00 0 00 1 00 0 00 1 00 2 01 0 01 1 01 2 02 0 02 1 02 2 10 0 00 2 00 0 00 1 01 1 02 0 02 2 10 1 11 0 11 2 12 1 20 0 01 0 000 010 020 100 110 120 200 210 220 100 0 01 1 000 011 022 110 121 202 220 100 1 101 2 110 0 012 000 012 101 120 202 221 101 0 102 2 101 1 120 0 020 000 020 110 200 220 101 0 110 0 112 0 121 0 200 0 021 000 021 112 210 100 1 102 2 112 0 121 1 121 0 210 0 022 000 022 121 220 101 2 101 1 121 0 121 0 210 1 220 0 100 000 100 200 100 0 110 0 120 0 200 0 210 0 220 0 100 00 101 000 101 202 101 0 101 1 121 2 100 20 212 1 222 2 101 00 102 000 102 211 102 0 102 2 200 1 211 0 221 2 100 21 102 00 110 000 110 220 1100 1210 1002 0 2200 1001 0 1012 0 1100 0

INGENIERIA DE SISTEMAS

Pgina 25

ARQUITECTURA DE COMPUTADORAS

1 0 1 1 1 2

10 1 10 2 11 0

00 0 00 0 00 0

10 1 10 2 11 0

20 2 21 1 22 0

101 0 102 0 110 0

101 1 112 2 121 0

121 2 200 1 100 20

100 20 211 0 220 0

212 1 221 2 100 10

222 2 100 21 101 20

101 00 102 00 110 00

102 01 110 02 111 10

110 02 111 11 112 20

1111 0 1122 0 1210 0

14. EJERCICIO 14: Multiplique 0111 por 0011 en binario 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1

15. Escriba un programa que tome un numero decimal con signo como cadena ASCII e imprima su representacin en complemento a dos en binario octal y hexadecimal.

16. Escribe un programa que tome dos cadenas de 32 caracteres ASCII que contenga ceros y unos; cada cadena representa un nmero binario de 32 bits en complemento a dos. El programa deber imprimir su suma como una cadena de 32 caracteres ASCII con ceros y uno.
INGENIERIA DE SISTEMAS Pgina 26

ARQUITECTURA DE COMPUTADORAS

Bina rio 0010 0000 0010 0001 0010 0010 0010 0011 0010 0100 0010 0101 0010 0110 0010 0111 0010 1000 0010 1001 0010 1010 0010 1011 0010 1100 0010 1101 0010 1110 0010 1111 0011

D ec 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48

H ex 20 21 22 23 24 25 26 27 28 29 2A 2B 2C

Repr est.

Bina rio

D ec 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80

H ex 40 41 42 43 44 45 46 47 48 49 4A 4B 4C

Repr est. @ A B C D E F G H I J K L

Bina rio 0110 0000 0110 0001 0110 0010 0110 0011 0110 0100 0110 0101 0110 0110 0110 0111 0110 1000 0110 1001 0110 1010 0110 1011 0110 1100 0110 1101 0110 1110 0110 1111 0111

D ec 96 97 98 99 10 0 10 1 10 2 10 3 10 4 10 5 10 6 10 7 10 8 10 9 11 0 11 1 11

H ex 60 61 62 63 64 65 66 67 68 69 6A 6B 6C

Repr est. ` a b c d e f g h i j k l

espaci 0100 o() 0000 ! " # $ % & ' ( ) * + , 0100 0001 0100 0010 0100 0011 0100 0100 0100 0101 0100 0110 0100 0111 0100 1000 0100 1001 0100 1010 0100 1011 0100 1100 0100 1101 0100 1110 0100 1111 0101

2D 2E 2F 30 . / 0

4D M 4E 4F 50 N O P

6D m 6E 6F 70 n o p

INGENIERIA DE SISTEMAS

Pgina 27

ARQUITECTURA DE COMPUTADORAS

0000 0011 0001 0011 0010 0011 0011 0011 0100 0011 0101 0011 0110 0011 0111 0011 1000 0011 1001 0011 1010 0011 1011 0011 1100 0011 1101 0011 1110 0011 1111 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 31 32 33 34 35 36 37 38 39 3A 3B 3C 1 2 3 4 5 6 7 8 9 : ; <

0000 0101 0001 0101 0010 0101 0011 0101 0100 0101 0101 0101 0110 0101 0111 0101 1000 0101 1001 0101 1010 0101 1011 0101 1100 0101 1101 0101 1110 0101 1111 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 51 52 53 54 55 56 57 58 59 5A 5B 5C Q R S T U V W X Y Z [ \

0000 0111 0001 0111 0010 0111 0011 0111 0100 0111 0101 0111 0110 0111 0111 0111 1000 0111 1001 0111 1010 0111 1011 0111 1100 0111 1101 0111 1110

2 11 3 11 4 11 5 11 6 11 7 11 8 11 9 12 0 12 1 12 2 12 3 12 4 12 5 12 6 71 72 73 74 75 76 77 78 79 7A 7B 7C q r s t u v w x y z { |

3D = 3E 3F > ?

5D ] 5E 5F ^ _

7D } 7E ~

BOTE: 01000010 01001111 01010100 01000101 6)#9: 00110110 00101001 00100011 00111001
INGENIERIA DE SISTEMAS Pgina 28

ARQUITECTURA DE COMPUTADORAS

Xxw}:01111000 01111000

01110111 01111101

PUNTO FLOTANTE (PAG. 4):

1. Convierta los nmeros siguientes al formato IEEE de precisin sencilla. Represente los resultados como ocho dgitos hexadecimales a. 9 Solucin

0.56 0.12 0. 24 0.48 0.96 0. 92

* 2 * 2 * 2 * 2 * 2 * 2

= 1.1 2 = 0.2 4 = 0.4 8 = 0.9 6 = 1.9 2 = 1.8 4


Pgina 29

INGENIERIA DE SISTEMAS

ARQUITECTURA DE COMPUTADORAS

0.84 0.68 0. 36 0.72 0.44 0. 88 0. 66 0. 22 0. 44 0. 88 0. 76 0. 52 0.0 4 0. 08 0. 16 0. 32 0. 64

* 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2

= 1.6 8 = 1.3 6 = 0.7 2 = 1.4 4 = 0.8 8 = 1.6 6 = 1.2 2 = 0.4 4 = 0.8 8 = 1.7 6 = 1.5 2 = 1.0 4 = 0.0 8 = 0.1 6 = 0.3 2 = 0.6 4 = 1.2 8

INGENIERIA DE SISTEMAS

Pgina 30

ARQUITECTURA DE COMPUTADORAS

0 100001 00

100011110101100111 00001

b. 5/32

0.156 25 0.312 5 0. 625 0.25 0.5

* 2 * 2 * 2 * 2 * 2

= 0.31 25 = 0.62 5 = 1.25 = 0.5 = 1

0 100000 00

001010000000000000 00000

INGENIERIA DE SISTEMAS

Pgina 31

ARQUITECTURA DE COMPUTADORAS

c. -5/32

Solucin

0 100000 00

001010000000000000 00000

1 100000 00 d. 6.125

110101111111111111 11111

Solucin

0.7656 25 0. 53125 0. 0625 0. 125


INGENIERIA DE SISTEMAS

* 2 * 2 * 2 * 2

= 1.531 25 = 1.062 5 = 0.125 = 0.25


Pgina 32

ARQUITECTURA DE COMPUTADORAS

0. 25 0. 5 1 100000 11

* 2 * 2

= 0.5 = 1

110001000000000000 00000

2. Convierta los siguientes nmeros de punto flotante IEEE de precisin sencilla de hexadecimal a decimal:

a. 42E48000H

Solucin:

4 010 0 0

2 001 0

E 111 0

4 010 0

8 100 0

0 000 0

0 000 0

0 000 0

1000010 1

110010010000000000000 00 = 1.57031 25 = 1.14062 5 = 0.28125 = 0.5625 = 1.125


Pgina 33

0.785156 * 2 24 0. 5703125 0. 140625 0. 28125 0. 5625


INGENIERIA DE SISTEMAS

* 2 * 2 * 2 * 2

ARQUITECTURA DE COMPUTADORAS

0. 125 0.25 0.5

* 2 * 2 * 2

= 0.25 = 0.5 = 1

10000101 133 133 - 128 = 5

0.78545625*2^5 = 25125 b. 3F880000H

Solucin:

3 001 1 0

F 111 1

8 100 0

8 100 0

0 000 0

0 000 0

0 000 0

0 000 0

0111111 1

000100000000000000000 00

01111111 127 133 expo = 128 expo = -1

0.06 25 0. 125 0. 25 0. 55

* 2 * 2 * 2 * 2

= 0.12 5 = 0.25 = 0.5 = 1

0.0625*2^(-1) = 0.03125
INGENIERIA DE SISTEMAS Pgina 34

ARQUITECTURA DE COMPUTADORAS

c. 00800000H

0 000 0 0

0 000 0

8 100 0

0 000 0

0 000 0

0 000 0

0 000 0

0 000 0

0000000 1

000000000000000000000 00

00000001 1 expo = 128 expo = -127

d. C7F00000H

C 110 0 1 0

7 011 1

F 111 1

0 000 0

0 000 0

0 000 0

0 000 0

0 000 0

1000111 1 1000111 1

111000000000000000000 00 000111111111111111111 11

10001111 = 143 143-128 = 15 0.124 * 2 9 0. 2499 0. 4999 0. 9999


INGENIERIA DE SISTEMAS

= 0.249 9 = 0.499 9 = 0.999 9 = 1.999 9


Pgina 35

* 2 * 2 * 2

ARQUITECTURA DE COMPUTADORAS

0. 9999 . . . 0.5 APROX 4042.7232

* 2 . . . . . . . .

= . . . . = 1.0 = 0.1249 0.1249 * 2^15 =

* 2

Ejercicio 3 Formato del nmero: Sign o 1 bit Exponen te 7 bits Mantis a 24 bits

Entonces el exponente ser de 64, expresado en binario: 1000000 La mantisa ser: 1.11 en base 16 Por lo tanto el nmero representado es: Sign o 0 Exponen te 1 000 000 Mantisa 11 000 000 000 000 000 000 000 0

Expresado en forma Hexadecimal 0 0 1 0 0 0 0 0

INGENIERIA DE SISTEMAS

Pgina 36

ARQUITECTURA DE COMPUTADORAS

1 0 0 4 0

0 0 0 C

1 0 0 0

0 0 0 0

0 0 0 0

0 0 0

0 0 0 0

0 0 0 0

PREGUNTA 4 Los siguientes nmeros binarios de punto flotante consisten en un bit de signo, un exponente base 2 en exceso de 64 y una fraccin de 16 bits. Normalcelos. a.0 10000 00 000101010000 0001

Exp = 26 = 64 Exp +x = 64 X=0 Entonces: 1,0001010100000001 x 20 b.0 01111 11 000000111111 1111

Exp = 32+16+8+4+2+1= 63 Exp + x =64 X=1 Entonces: 1,0000001111111111 x 21 c.0 10000 11 100000000000 0000

Exp = 64+4+1=69 Exp + x = 64 X= -5


INGENIERIA DE SISTEMAS Pgina 37

ARQUITECTURA DE COMPUTADORAS

Entonces: 1,1 x 2-5

Ejercicio 6 MODELO 0.001 1 BIT 7 BITS MODELO 0.002 1 BIT 5 BITS 10 BITS 8 BITS

CONCEPTO

0.001 1 7 8 16 Exceso en 63 -62 a + 63

0.002 1 5 10 16 Exceso en 15 -14 a +15

INGENIERIA DE SISTEMAS

Pgina 38

ARQUITECTURA DE COMPUTADORAS

9.- Escriba un procedimiento que sume dos nmeros de punto flotante IEEE de precisin sencilla. Cada nmero se representa con un arreglo booleano de 32 elementos. Solucin: Para sumar dos nmeros de punto primero se deben desplazar los bits igualar los exponentes; una vez normalmente la parte de la fraccin; expresin. flotante de precisin sencilla, de la fraccin para as poder que se igualaron sumamos y por ltimo normalizamos la

10. Escriba un procedimiento para sumar dos nmeros de punto flotante de precisin sencilla que usan base 16 para el exponente y base 2 para la fraccin pero no tiene un bit 1 implcito a la izquierda del punto binario

Para sumar dos nmeros de punto primero se deben desplazar los bits igualar los exponentes; una vez normalmente la parte de la fraccin; expresin.

flotante de precisin sencilla, de la fraccin para as poder que se igualaron sumamos y por ltimo normalizamos la

EJERCICIOS (PAG. 5-7):

INGENIERIA DE SISTEMAS

Pgina 39

ARQUITECTURA DE COMPUTADORAS

1. Se propone a un 386 aadirle una memoria cache con una tasa de acierto de un 90%,de forma que cuando el acceso se haga en la cache, en los fallos se pierde un ciclo, es decir, se le suma al CPI 1 unidad. Se pide: Calcular el rendimiento del 386 sin cache. Calcular el rendimiento del 386 con cache. Calcular la relacin de rendimientos entre el 386 con cache y el 386 con cache. Las diferentes instrucciones tienen la frecuencia y el CPI que se refleja en la tabla.

INGENIERIA DE SISTEMAS

Pgina 40

ARQUITECTURA DE COMPUTADORAS

CPIA = (20*5) + (10*4) + (15*2)+ (8*9+7*3) + (10*9) + (30*5) = 5.03 100

nA = 2000*10-6 = 3 976 143 100*5.03

Sin cache

CPIB = (18*1+2*2) + (9*3+1*4) + (15*2)+ (8*9+7*3) + (10*9) + (30*5) = 4.16 100

nB = 2000*10-6 = 4 807692 100*4.16

Con cache

RELACION:

4 807692 3 976143

1.21

2. Suponiendo que tenemos 2 maquinas con las siguientes caractersticas para un determinado programa R Mquina A: Duracin del ciclo de reloj 23ns. Con un CPI de 3,2 Maquina B: Duracin del ciclo de reloj de 15ns. Con un CPI de 4 Cul de las dos maquinas tiene mayor rendimiento para el programa R?

INGENIERIA DE SISTEMAS

Pgina 41

ARQUITECTURA DE COMPUTADORAS

Solucin:

Mquina A:

Mquina B:

Rpta: La maquina B tiene mayor rendimiento.

Rendimiento Maquina A: 3,2 x 1/23 = 0.13 Rendimiento Maquina B: 4 x 1/15 = 0.27 La maquina tiene mayor rendimiento es la maquina B

EJERCICIO 3 Solucin:

Mquina MFP:

INGENIERIA DE SISTEMAS

Pgina 42

ARQUITECTURA DE COMPUTADORAS

Mquina MNFP:

4. Se va a mejorar una mquina y se barajan dos opciones: hacer que la ejecucin de las instrucciones de multiplicacin tarden 4 veces menos, o que la ejecucin de las de acceso a memoria tarde 2 veces menos. Se ejecuta un programa de prueba antes de realizar la mejora y se obtienen las siguientes medidas de tiempo de uso de la CPU: el 20% del tiempo es utilizado para multiplicar, el 50% para instrucciones de acceso a memoria y el 30% restante para otras tareas. Cul ser el incremento de velocidad si solo se mejora la multiplicacin? Y si solo se mejoran los accesos a memoria? Y si se realizan ambas mejoras? Solucin:

INGENIERIA DE SISTEMAS

Pgina 43

ARQUITECTURA DE COMPUTADORAS

El rendimiento de la maquina A es 1.23 veces mejor que el rendimiento de la maquina B.

5.-Se ejecutan sobre una mquina dos programas A y B utilizados como test para medir su rendimiento. Los recuentos de instrucciones tienen la siguiente distribucin en ambos:

Instrucciones de proceso Instrucciones de transferencia Instrucciones de salto

PROGRAMA A 37% 45% 18%

PROGRAMA B 48% 36% 16%

La mquina presenta los siguientes CPI (ciclos por instruccin) medios para cada grupo de instrucciones sin memoria cach de 2 nivel y con ella.

CPI MEDIO Instrucciones de proceso Instrucciones de transferencia Instrucciones de salto SIN CACHE DE 2 NIVEL 1.0 5.2 1.1 CON CACHE DE 2 NIVEL 1.0 2.4 1.0

Determinar la ganancia de rendimiento (aceleracin o speed up) que presenta la mejora de la jerarqua de memoria introducida en la mquina con respecto a la situacin sin mejora.

INGENIERIA DE SISTEMAS

Pgina 44

ARQUITECTURA DE COMPUTADORAS

Solucin:

Calcular el rendimiento de la mquina A.

Calcular el rendimiento de la mquina B.

6.- Una vez graduado, el lector se preguntar cmo llegar a ser un lder en el diseo de computadores. Su estudio sobre la utilizacin de construcciones de los lenguajes de alto nivel sugiere que las llamadas a los procedimientos son una de las operaciones ms caras. Suponga que ha inventado un esquema que reduce las operaciones de carga y almacenamiento normalmente asociadas con las llamadas y vueltas de procedimientos. Lo primero que hace es ejecutar algunos experimentos con y sin esta optimizacin. Sus experimentos utilizan el mismo compilador optimizador en ambas versiones del computador.
INGENIERIA DE SISTEMAS Pgina 45

ARQUITECTURA DE COMPUTADORAS

Los experimentos realizados revelan lo siguiente:

La duracin del ciclo de reloj de la versin no optimizada es el 5% ms rpido.

El 30% de las instrucciones de la versin no optimizada son operaciones de carga o almacenamiento.

La versin optimizada ejecuta 1/3 menos de operaciones de carga y almacenamiento que la versin no optimizada. Para las dems instrucciones, el recuento de ejecucin dinmica es inalterable.

Todas las instrucciones (incluyendo las de carga y almacenamiento) emplean un ciclo de reloj.

Qu versin es ms rpida? Justificar cuantitativamente la decisin. SOLUCION No Optimizado

TCPU (1 + 0.05) = TCPU (1.05) 0.3 carga y almacenamiento N 0.7 otros CPI = 1

Optimizado
INGENIERIA DE SISTEMAS Pgina 46

ARQUITECTURA DE COMPUTADORAS

TCPU (optimizado) = TCPU 0.2n carga y almacenamiento 0.9N 0.7n otros CPI = 1

La versin optimizada es 5.8% mejor.

ARQUITECTURA DE COMPUTADORES- EJERCICIOS(PAG. 8-11):

EJERCICIO 1: Se dan los tiempos de ejecucin en segundos del (benchmark) * Linpack y de 10 000 iteraciones del benchmark Dhrystone~(v er Fig. 2.5, pg. 50) en algunos modelos VAX:

a. Cuntas veces es ms rpido el 8600 que el 780 utilizando Linpack? Qu ocurre cuando se utiliza Dhrystone?
INGENIERIA DE SISTEMAS Pgina 47

ARQUITECTURA DE COMPUTADORAS

LINPACK:

DHRYSTONE:

b.Cuntas veces es ms rpido el 8550 que el 8600 utilizando Linpack? Qu ocurre cuando se utiliza Dhrystone?

LINPACK:

INGENIERIA DE SISTEMAS

Pgina 48

ARQUITECTURA DE COMPUTADORAS

DHRYSTONE:

c. Cuntas veces es ms rpido el 8550 que el 780 utilizando Linpack? Qu ocurre cuando se utiliza Dhrystone? LINPACK:

DHRYSTONE:

ARQUITECTURA DE COMPUTADORES- EJERCICIOS(PAG. 11-17):

EJERICICIO 2.1) No Optimizado


INGENIERIA DE SISTEMAS Pgina 49

ARQUITECTURA DE COMPUTADORAS

TCPU (1 + 0.05) = TCPU (1.05)

Optimizado

TCPU (optimizado) = TCPU 0.2n carga y almacenamiento 0.9N 0.7n otros

La maquina optimizada es 1.058 veces ms rpido.

2.8. Comparar el rendimiento relativo obtenido utilizando los timpos de ejecucin para 10 programas con el obtenido al utilizar las medias geomtricas de la relacin de velocidad con el XAX-11/780.

Nombre del progra ma

VAX11/78 0 Tiemp o

DECstation 3100 Tiemp o Relaci n

Delta Series 8608 Tiem po Relaci n

SPARCstation 1 Tiemp o Relaci n

INGENIERIA DE SISTEMAS

Pgina 50

ARQUITECTURA DE COMPUTADORAS

GCC Espress o Spice 2g6 DODUC NASA 7 Li Eqntott Matrix 300 FFPP TOMCA TV Media geomet rica

1482 2266

145 194

10.2 11.7 9.6 9.0 12.2 12.9 11.1 6.0 10.4 10.2 10.1

193 197 3350 295 3198 458 129 520 488 509 496.5

7.7 11.5 7.1 6.3 6.3 13.6 8.5 8.7 6.2 5.2 7.8

138.9 254.0 2875. 5 374.1 2308. 2 689.5 113.5 409.3 384.2 469.8 468.5

10.7 8.9 8.3 5.0 8.7 9.0 9.7 11.1 7.8 5.6 8.3

23951 2500 1863 208

20093 1645 6203 1101 4525 3038 2649 3867. 7 480 99 749 292 260 381.4

a) Cmo difieren los resultados?

INGENIERIA DE SISTEMAS

Pgina 51

ARQUITECTURA DE COMPUTADORAS

Datos: Dado Mayor: Intel 80486 y Dado Menor: Cypress CY7C601 Oblea: 15cm (6 pulgadas) Costo: Oblea Mayor: 950 y Oblea Menor: 500 Rendimiento Oblea: 90% =2.0 Test por Oblea: 5 dados Densidad Defecto 3 2 rea (cm2) 0.56 1.6 0.56 1.6 Tamao (cm) 0.8*0.7 1.6*1.0 0.8*0.7 1.6*1.0 Dado/ Oblea 265 79 265 79 Productividad dado/ Oblea(%) 26.58 7.79 36.98 13.31 Coste del Dado($) 7.10 154.46 5.10 90.32 Pgina 52

INGENIERIA DE SISTEMAS

ARQUITECTURA DE COMPUTADORAS 1 0 0.56 1.6 0.56 1.6 0.8*0.7 1.6*1.0 0.8*0.7 1.6*1.0 265 79 265 79 54.93 27.78 90 90 3.43 43.29 2.10 13.36

INGENIERIA DE SISTEMAS

Pgina 53

También podría gustarte