ESCUELA POLITECNICA NACIONAL

LABORATORIO DE SISTEMAS DIGITALES

PREPARATORIO PRCTICA N5
DISEO DECIRCUITOS SECUENCIALES

GRUPO / SUBGRUPO: MARTES / 15h-17h / G1 NOMBRE: Diego Fernando Lagos Saltos

13/11/2007

PRACTICA No 5 DISEO DE CIRCUITOS COMBINACIONALES 1) Disee un circuito combinacional que permita la conversin de un nmero binario de cuatro bits a su correspondiente BCD. Tabla de funcionamiento: DECIMAL CODIGO CODIGO BINARIO BCD ENTRADAS SALIDAS D C B A Y0 Y1 Y2 Y3 Y4 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 2 0 0 1 0 0 0 0 1 0 3 0 0 1 1 0 0 0 1 1 4 0 1 0 0 0 0 1 0 0 5 0 1 0 1 0 0 1 0 1 6 0 1 1 0 0 0 1 1 0 7 0 1 1 1 0 0 1 1 1 8 1 0 0 0 0 1 0 0 0 9 1 0 0 1 0 1 0 0 1 10 1 0 1 0 1 0 0 0 0 11 1 0 1 1 1 0 0 0 1 12 1 1 0 0 1 0 0 1 0 13 1 1 0 1 1 0 0 1 1 14 1 1 1 0 1 0 1 0 0 15 1 1 1 1 1 0 1 0 1 YO= representa las decenas Y1,Y2,Y3,Y4= representan las unidades Haciendo el anlisis mediante el uso del MAPA K y tomando los 1 lgico: Para Y0 Para Y1 DC BA 00 01 11 10 00 1 01 1 11 1 1 10 1 1 DC BA 00 01 11 10 00 01 11 10 1 1

Y 0 = DC + DB = D( C + B )

Y 1 = DC B

Para Y2 DC BA 00 00 01 11 10

Para Y3 01 1 1 1 1 11 1 1 BA 10

DC 00 00 01 11 1 10 1 01 1 1
Y 3 = DB + DC B

11 1 1

10

Y 2 = DC + CB = C D + B

Para Y4 DC BA 00 00 01 1 11 1 10 Y4 = A

01 1 1

11 1 1

10 1 1

Implementando el circuito con compuertas lgicas:

2) El cdigo reflejado es un cdigo que cumple la siguiente tabla de funcin: DECIMAL CODIGO BINARIO ENTRADAS D C B A 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 CODIGO REFLEJADO SALIDAS Y0 Y1 Y2 0 0 0 0 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 0 0 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1 0 0 1 0 0

Y3 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

Disee el circuito combinacional que permita la conversin de un cdigo binario de cuatro bits a su equivalente en cdigo reflejado de cuatro bits. Y0,Y1,Y2,Y3= representan las salidas en cdigo reflejado Haciendo el anlisis mediante el uso del MAPA K y tomando los 1 lgico:

Para Y0 DC BA 00 00 01 11 10

Para Y1 01 11 1 1 1 1 10 1 1 1 1 BA 00 01 11 10

DC 00 01 1 1 1 1 11 10 1 1 1 1

Y0 = D

Y 1 = DC + DC = D C

Para Y2 DC BA 00 00 01 11 1 10 1

Para Y3 01 1 1 11 1 1 10 1 1 BA

DC 00 00 01 1 11 10 1 01 1 1 11 1 1 10 1 1

Y 2 = C B +CB = C B

Y 3 = BA + B A = B A

Implementando el circuito con compuertas lgicas:

3) En la torre de control de un patio de ferrocarril, un controlador debe seleccionar la ruta de los furgones de carga que entran a una seccin del patio, provenientes de un punto A o B (ver figura 1 tablero de control). Dependiendo de las posiciones de los conmutadores S1, S2, S3 y S4, un furgn puede llegar a uno de los 3 destinos: D0 D1 o D2. Disee un circuito que reciba como entradas de S1 a S4, de las posiciones de los conmutadores correspondientes y que encienda una lmpara D0 o D2, indicando el destino al que llegar cada furgn. Cuando se produzca una colisin, todas las lmparas de salida deben encenderse.

Tabla de funcionamiento:

S1 S2 S3 S4 D0 D1 D2

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Para D0 :

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1

1 0 1 1 0 0 1 1 1 1 1 1 0 1 0 1

S1 S2 S3S4

00 01 11 10
D 0 = ( S1 + S 2) + ( S 3 + S 4)

00 1 1 1 0

01 1 1 1 1

11 1 1 1 1

10 1 1 1 1

Para D1 :
S1 S2 S3S4

00 01 11 10
D1 = S 3 + S1 + ( S 2 * S 3 * S 4)

00 1 1 0 1

01 1 1 0 0

11 1 1 1 1

10 1 1 1 1

Para D2 :
S1 S2 S3S4

00

01

11

10

00 01 11 10
D 2 = S 3 S 4 S 2 + S1 S 3 + S1 S 4 + S1 S 2

1 0 1 1

0 0 1 1

0 1 1 0

1 1 1 1

Implementando el circuito con compuertas lgicas:

BIBLIOGRAFIA: The TTL Data book Volumen 1 (Texas instrument) CMOS integrate circuits Data book (RCA solid state) Sistemas Digitales (Carlos Villavicencio). www.datasheetcatalog.com. http://www.american.edu.co/vs/electronica_para_pc/cir_int.htm http://www.hackemate.com.ar/ezines/black_lodge/black0003/black0003.txt http://html.rincondelvago.com/amplificadores-operacionales_2.html http://www.virtual.unal.edu.co/cursos/ingenieria/2001771/cap07/07_02_01.html