Creando y Editando Restricciones al Diseo

En todos los diseos, suelen especificarse una serie de restricciones fsicas y t emporales para poder sintetizar el diseo de manera satisfactoria. En un proyecto con ISE existe una gran variedad de mtodos para aadir restricciones, aunque slo veremos las bsicas en este tutorial. Por ejemplo, una de las placas de desarrollo que usaremos para sintetizar el diseo contiene la FPGA Spartan3 que seleccionamos como dispositivo de sntesis al principio de diseo.

La FPGA est conectada fsicamente a una serie de perifricos a travs de unos pines especficos. Estos perifricos son los siguientes:

Nuestro diseo consta de 4 entradas y 1 salida, luego sera muy interesante poder modificar los valores de entrada por medio de 4 de los 8 interruptores de los que disponemos y visualizar la salida por medio de uno de los 8 LEDs que trae la placa de desarrollo, con el fin de verificar visualmente que el diseo sintetizado funciona de manera correcta.

Asignando Pines en la FPGA

Para asociar pines de la FPGA con entradas y salidas especficas debes: 1. Hacer doble-click en el proceso Assign Package Pins que est ubicado en el apartado User Constraints. A continuacin se debe crear un archivo que especificar las restricciones impuestas. Pulsar S en la ventana emergente que aparece. El subprograma Xilinx Pinout and Area Constraints Editor (PACE) se abrir. 2. Puedes apreciar la lista de Pines de Entrada/Salida que tiene tu diseo en la ventana Design Object List. Introduce asignacin de pin por cada puerto de E/S que tienes en la columna Loc, con los

valores que figuran a continuacin: D0: F12 D1: G12 E: H13 O: K12 S: H14 Introduccin al Diseo Lgico Digital

26 Tutorial de Xilinx ISE

3. Pulsa en la pestaa Package View en la parte inferior de la ventana para ver los pines que acabas de aadir (de color azul). Si pasas con el ratn por encima de los pines de color azul, puedes verificar las asignaciones que acabas de realizar.

4. Selecciona File > Save. Selecciona XST Default <> y pulsa OK. 5. Cierra PACE.

Sntesis del Diseo e Implementacin

Ahora que has creado los esquemticos, verificado el diseo mediante una simulacin funcional y aadido las restricciones pertinentes, ests listo para sintetizar e implementar tu diseo.

Implementando el Diseo
1. Selecciona el archivo mux2a1en la ventana Project window. 2. En la ventana Processes for Source, pulsa en el signo + junto a Implement Design. Estos procesos sern ejecutados durante la implementacin de tu diseo. 3. Haz doble-click en el proceso que engloba todo, es decir, en Implement Design. ISE determina el estado actual de tu diseo y ejecuta los procesos necesarios para poder implementar tu diseo teniendo en cuenta las restricciones, la FPGA a usar y otros muchos parmetros. Una vez que todos los procesos han finalizado, puedes comprobar que han aparecido marcas de verificacin en los procesos que aparecen en la ventana Processes for Source.