Introducción

1
ndice
1 Introduccin ........................................................................................................... 3
1.1 RFID .................................................................................................................. 3
1.1.1 Qu es RFID? .......................................................................................... 3
1.1.2 Cmo funciona?. Qu tipos existen?. ................................................ 3
1.1.3 Cmo podemos compararlos? .............................................................. 4
1.1.4 Evaluando los beneficios del RFID ......................................................... 5
1.1.5 Cmo identificamos? ............................................................................. 5
1.1.6 Seguimiento de tems individuales con datos serializados ................. 6
1.1.7 Reduciendo la intervencin Humana ...................................................... 6
1.1.8 RFID vs. Otras Tecnologas ..................................................................... 7
1.1.8.1 Tecnologas Auto-ID .......................................................................... 7
1.1.8.2 Planificacin de una estrategia de Auto-ID en la actualidad .......... 7
1.2 Motivacin ....................................................................................................... 8
2 Desarrollo del proyecto....................................................................................... 10
2.1 Rectificador de Tensin ............................................................................... 10
2.1.1 Introduccin ............................................................................................ 10
2.1.1.1 Importancia ....................................................................................... 10
2.1.1.2 Evaluacin de Desempeo.............................................................. 11
2.1.1.3 Tipos ................................................................................................. 11
2.1.2 Puente Rectificador con Transistores MOS ......................................... 12
2.1.2.1 Introduccin ..................................................................................... 12
2.1.2.2 Funcionamiento con transistores PMOS ....................................... 14
2.1.2.3 Dimensionamiento de los Transistores ......................................... 15
2.1.2.4 Simulaciones .................................................................................... 16
2.1.3 Rectificador y Elevador de Tensin Dickson ....................................... 21
2.1.3.1 Introduccin ..................................................................................... 21
2.1.3.2 Funcionamiento ............................................................................... 21
2.1.3.3 Clculos ............................................................................................ 22
2.1.3.4 Simulaciones .................................................................................... 24
2.1.3.5 Layout ............................................................................................... 30
2.1.3.6 Conclusiones ................................................................................... 33
2.2 Referencia de Tensin .................................................................................. 34
2.2.1 Introduccin ............................................................................................ 34
2.2.2 Fundamento ............................................................................................ 34
2.2.2.1 Aplicacin En Chip Alimentado Por Radiofrecuencia .................. 34
2.2.2.2 Mtricas ............................................................................................ 35
2.2.2.3 Temperatura en el MOS ................................................................... 36
2.2.3 Implementaciones .................................................................................. 37
2.2.3.1 Independencia de VDD .................................................................... 37
2.2.3.2 Generacin de corrientes PTAT y CTAT ........................................ 39
2.2.4 Referencia Nmero 2: Suma de Vgs debajo ZTC ................................. 40
2.2.4.1 Introduccin ..................................................................................... 40
2.2.4.2 Funcionamiento ............................................................................... 40
2.2.5 Referencia Nmero 2: Ponderacin de Vgs ......................................... 47
2.2.5.1 Introduccin ..................................................................................... 47
2.2.5.2 Funcionamiento ............................................................................... 47
2.2.5.3 Clculos ................................................... Error! Bookmark not defined.
2.2.5.4 Simulaciones .................................................................................... 48

2

2.2.6 Conclusiones .......................................................................................... 54
3 Conclusiones ....................................................................................................... 55
3.1 Impacto Econmico-Ambiental .................................................................... 55
3.1.1 Impacto ambiental .................................................................................. 55
3.1.2 Impacto ECONOMICO Y SOCIAL .......................................................... 56
3.1.2.1 Implementacin Exitosa .................................................................. 56
4 Apndice .............................................................................................................. 58
4.1 Transistor MOS ............................................................................................. 58
4.2 Transistor NMOS de Enriquecimiento. ........................................................ 58
4.2.1 Zona Lineal, Resistiva, no Saturada. .................................................... 59
4.2.2 Zona Saturacin. .................................................................................... 60
4.2.3 Caractersticas de Transferencia de un NMOS de Acumulacin. ...... 61
4.2.4 Caractersticas de Salida de un NMOS de Acumulacin. ................... 61
4.3 Transistor PMOS de Acumulacin. ............................................................. 61
4.3.1 Caractersticas de Transferencia PMOS de Acumulacin para un VDS
Constante. ........................................................................................................ 62
4.4 Comparacin entre PMOS y NMOS. ............................................................ 62
Efecto Body ......................................................................................................... 64
5 Bibliografa ........................................................................................................... 66

3

1 Introduccin
1.1 RFID
1.1.1 Qu es RFID?
Es el acrnimo para Radio Frequency Identification, se traduce como
identificacin por radiofrecuencia y se define como un mtodo de almacenamiento y
recuperacin de datos remotos que usa dispositivos denominados etiquetas o tags
RFID. En la figura 1 se puede observar un tag RFID.

Figura 1 Tag o Etiqueta RFID

RFID es una valiosa herramienta para los negocios y la tecnologa. Tiene el
desafo y la capacidad de reemplazar las tecnologas de identificacin actuales,
como son las de cdigo de barras y tarjetas de contacto. La ventaja estratgica que
ofrece en los negocios es la posibilidad de realizar un seguimiento a distancia del
inventario en la cadena de abastecimiento de manera ms eficiente. Adems,
proveer visibilidad en tiempo real (ITV) y monitorizar todos los activos de la empresa.
Mientras el RFID se hace ms popular, son cada vez ms las aplicaciones que
surgen.
1.1.2 Cmo funciona?. Qu tipos existen?.
Una solucin RFID utiliza una seal de radiofrecuencia para transmitir la
informacin captada y almacenada en un chip RFID. Un sistema RFID est
compuesto por tres partes: una celda o tag programable, un lector (con una antena)
y un host. En la figura x se muestra bsicamente como funciona un sistema RFID.

Figura 2 Sistema RFID
Antena
Lector
Host
Tags Pasivos
Seal
Energa
Cable Coaxil
TCP/IP
802.11
Rs-232
Rs-485

4

Para decidir cual sistema RFID es el adecuado para una aplicacin se deben
conocer los diferentes tipos de tags:
Tag activo: tiene su propia batera para comunicarse con el lector. Se utiliza
potencia de la batera para alimentar los circuitos internos del chip y para transmitir
la seal al lector. La presencia de una fuente de alimentacin le permite al tag emitir
una seal de mucho ms alcance y enviar datos cuando es necesario
independientemente de la interrogacin del lector. Los tags de mayor potencia
pueden comunicarse a distancias de hasta un kilometro. Generalmente los tags
activos tienen mucha ms memoria interna, adems de tener un cdigo para
identificarlos (como en un tag pasivo) tienen datos como que viaja en un contenedor,
su destino, su origen, etc. De esta manera se puede obtener informacin til de
manera instantnea. Los tags activos son utilizados principalmente en contenedores,
la industria ferroviaria, el transporte martimo, y mucho ms. Una de las causas por
las que no ha crecido ms fuertemente es debido a que no se han creado
estndares globales lo que impide la interoperabilidad con otros tags.
Tag pasivo: no requiere de una batera. Al contrario, un tag pasivo obtiene su
potencia de alimentacin del campo electromagntico creado por la seal emitida
por el lector RFID. Una vez que es interrogado por el lector un tag pasivo responde
con informacin reducida o bsica como su nmero identificatorio. Generalmente
son ms pequeos y ms econmicos que los tags activos.
1.1.3 Cmo podemos compararlos?
- Modificacin de los datos: la posibilidad de modificar los datos dependen
del estndar que se utilice. Si utilizamos Cdigo Electrnico de Producto
(EPC) hay dos clases:
Tags Clase 0: estos son de solo lectura, debemos utilizar el cdigo
proporcionado por el fabricante.
Tags Clase 1: estos son de lectura/escritura, se programa el nmero
que queremos para su identificacin in situ. Solo una escritura es
posible, infinitas lecturas.
- Seguridad de los datos: Dependiendo de la clase y de la generacin del
tag, estos tienen la posibilidad de ser encriptados de manera que otras
personas que utilicen un lector RFID no puedan leer de los tags.
- Cantidad de datos: Dependiendo del fabricante los tag pueden contener 64,
96, 128, 256, o 512 bits de informacin.
- Costo: Varan de acuerdo al volumen entre 0,70 y 1,70 pesos, pero sus
precios estn disminuyendo rpidamente.
- Vida til: El no necesitar de una batera hace que la vida de un tag pasivo
sea casi indefinida. Los tags activos duran mientras su batera tenga carga.
- Tamao: Tags pasivos son del tamao de un alfiler ms el rea que ocupe
la antena (5cm
2
aprox). Los activos entre 6cm
2
y 10cm
2
. Si el tag es muy
grande son menos los tems a los que se puede adosar. Si es muy
pequeo es menor la distancia de lectura.
- Distancia de lectura: Los tags pasivos varan desde unos pocos milmetros
hasta decenas de metros. En cambio, los activos pueden comunicarse
hasta 100 metros o ms.
- Cantidad que pueden leerse simultneamente: Un lector puede leer
cientos de tags casi simultneamente.

5

- Interferencia Potencial: varios materiales como metales o lquidos pueden
interferir con los tags pasivos. Los tags activos son menos susceptibles a
las interferencias.
1.1.4 Evaluando los beneficios del RFID
Con el uso de identificacin por radiofrecuencia o RFID, es posible captar el
inventario a medida que este arriba de los proveedores. Luego, es posible mediante
un sistema de seguimiento saber donde esta cada tem a lo largo de su existencia
en la planta.
Este seguimiento le ofrece a las compaas una increble visin, lo que les
permite controlar costos y reducir inversiones, que a su vez significa menores
precios y mejor competencia frente a los consumidores.
Tener mejor informacin acerca del stock, permite monitorear cunto inventario
esta an en los pallets del depsito, cuanto est en camino a los centros de
distribucin y tiendas, y cuanto est actualmente en las estanteras de cada una de
las tiendas. Con este conocimiento, la logstica comercial tiene la base para
conmensurar el consumo de ese producto, observar patrones de compra, y controlar
el inventario de manera ms eficiente. A lo largo de este proceso, el productor se
asegura que sus estanteras tengan reservas y que los clientes puedan comprar en
gran volumen cuando lo necesiten y en la cantidad que sea necesaria.
Es sabido que ninguna compaa invertir siempre que la inversin no implique
una mayor ganancia. Se calcula que una poltica de control de stock de este tipo
puede significar aproximadamente un ahorro del 10 al 16 por ciento en costos de
inventario.
1.1.5 Cmo identificamos?
Se utiliza el Cdigo Electrnico de Producto (EPC), este un nmero asociado a
cada chip o tag RFID. El protocolo EPC se puede aplicar a cualquier otro sistema de
identificacin y sern compatibles. Un sistema RFID que utilice Cdigo Electrnico
de Producto (EPC), o algn otro esquema de enumeracin, ofrece los siguientes
beneficios:
- Datos Serializados: Cada objeto en la cadena de abastecimiento tiene un
nico numero identificativo.
- Intervencin humana reducida: La tecnologa RFID permite hacer un
seguimiento automtico, sin la necesidad que personas cuenten o capturen
datos
- Calidad: Se evita escanear cdigos de barras, lo que significa una mayor
productividad y menor cantidad de errores.
- Mayor rendimiento en las cadenas de abastecimiento: La tecnologa RFID
permite que muchos tems sean contados simultneamente.
- Flujo de la informacin en tiempo real: Apenas un tem cambia de estado
(se lo baja de la estantera, del camin, o se lo vende a un cliente), la
informacin puede ser actualizada a travs de la cadena de
abastecimiento.
- Aumenta la seguridad del tem: Etiquetar con RFID a un tem permite
seguirlo a travs de un espacio seguro.

6

1.1.6 Seguimiento de tems individuales con datos serializados
Datos Serializados significa que cada tem tiene su identificador nico propio. Esto
ayuda a:
- Mantener un registro exacto de cantidad de cada tem en la cadena de
abastecimiento.
- Saber en qu lugar fue producido que tem, en compaas que producen el
mismo tem en diferentes plantas.
- Prevenir falsificacin y desviacin. Los datos serializado nos permiten
saber en tems como drogas de alto costo porque puntos de la cadena de
abastecimiento pas.
Los beneficios de los datos serializados son mejor control de inventario, perdidas
reducidas, costos de transporte reducidos y mejoras en la satisfaccin del cliente.
Cada una de estas ventajas sobre el sistema ya existente tendrn un el beneficio de
reducir costos y mejorar la productividad.
El RFID sigue los tems individuales por medio de la asociacin un nico numero
EPC, toda esta informacin se almacena en bases de datos. El sistema RFID
permite conocer informacin detallada y casi ilimitada de la historia del tag. Incluso
en algunos casos, sobre todo en los tags activos, el mismo tag RFID permite que
toda la informacin crtica sea almacenada directamente en el tag. Sin necesidad de
acceder a la base de datos tendremos la informacin disponible rpidamente. Esta
tecnologa puede ser interesante y til en casos donde el acceso a la base de datos
principal sea casi imposible, por ejemplo, en el abastecimiento a portaviones, barcos
de carga o a lugares remotos.
1.1.7 Reduciendo la intervencin Humana
Miles de aplicaciones requieren de las personas para escanear un objeto con
cdigo de barras o leer informacin de una etiqueta. En un supermercado el cajero
debe pasar cada objeto del carro a travs de los lseres que escanean el cdigo de
barras. El RFID tiene el potencial para eliminar esta intervencin humana. Si todos
los productos tuviesen un tag RFID, el cliente saldra directamente por la puerta del
supermercado, y todos sus tems serian ledos mientras pasa por la puerta, sin
necesidad de escanearlos. Incluso podra cargarse esta informacin a la cuenta
corriente o debitarse de su tarjeta de crdito.
Hay que tener en cuenta tambin que en varias etapas anteriores otras personas
deben escanear el cdigo de barras, por ejemplo cuando salen de la fbrica, o
ingresan al depsito del supermercado. Con un sistema RFID miles de tems pueden
ser ledos simultneamente, y los datos inmediatamente se reflejan en el inventario,
identificando que es, de donde vino, a donde va, y mucho ms.
El beneficio de tener menos manos humanas involucradas responde a reducir
errores, costos, lograr un mayor rendimiento, menos daos y menor retorno de
mercadera. Tambin implicar una reduccin en salarios y en conflictos sindicales.
Est de esperar que la disminucin de intervencin humana posiblemente
signifique una reduccin de personal. RFID no busca eliminar personal sino que su
utilidad yace en lograr un aumento de la productividad en los negocios.

7

1.1.8 RFID vs. Otras Tecnologas
1.1.8.1 Tecnologas Auto-ID
El mundo de la tecnologa de identificacin automtica (referida como Auto-ID) ha
crecido firmemente a lo largo de la segunda mitad del pasado siglo hasta lo que hoy
conocemos (una parte indispensable de nuestras vidas). El cdigo de barras ha sido
el monarca, el fundamento y el punto de apoyo para las tecnologas Auto-ID en las
ltimas tres dcadas. Actualmente est mostrando sus primeros signos de vejez.
A pesar de que el RFID aparece como su nuevo heredero, no reemplazar al
cdigo de barra o a alguna otra tecnologa Auto-ID tan rpidamente. A pesar de su
edad el cdigo de barras sigue siendo largamente utilizado en el mundo industrial.
Cuando se piensa en incorporar estas tecnologas en la empresa, se deben
conocer sus virtudes, debilidades, costos, y las cuestiones de cada una de ellas.
Esto ayudar a elaborar una estrategia que incorpore las mejores opciones posibles.
Comprender los estndares que rodean a las nuevas tecnologas le ayudar con
vistas al futuro a establecer los plazos, cuestiones relativas a la interoperabilidad y
los problemas de sincronizacin de datos.
1.1.8.2 Planificacin de una estrategia de Auto-ID en la actualidad
En esta seccin se cubrirn las caractersticas claves del cdigo de barras y de
las dems tecnologas de identificacin automtica. Los tres principales tipos de
dispositivos Auto-ID que se investigaran son los cdigos de barras, las memorias de
contacto y la identificacin por radiofrecuencia (RFID). Las tres tecnologas tienen su
espacio en el mercado global actual. Las diferencias distintivas de cada una de ellas
nos muestran porque hay aplicaciones muy especficas para cada una de las tres.
Una vez entendidas las caractersticas claves de las tecnologas Auto-ID podremos
empezar a pensar estrategias para aplicarlas en nuestros negocios.
Cuando se comparan elementos de la misma ndole es necesario tener algn
criterio para hacerlo. La siguiente lista son algunos de los criterios para comparar
tecnologas Auto-ID que pueden ayudarnos a elegir cul es la ms apta para nuestro
negocio.
- Modificacin de los datos: La posibilidad de cambiar los datos en el tag o
de escribir datos en el tag.
- Seguridad de los datos: La posibilidad de encryptar los datos el tag.
- Cantidad de datos: La cantidad de informacin til que el tag puede
almacenar.
- Costos: Adems de el precio del tag en si es importante tener en cuenta el
equipo auxiliar que cada tecnologa requiere.
- Estndares: Si existe algn conjunto de estndares abierto que muchos
fabricantes y usuarios hayan adoptado, o si la tecnologa es propia de
algn fabricante.
- Vida til: Durante cunto tiempo el tag permanece legible. Algunos tags
pueden ser ledos indefinidamente, mientras que algunos tienen una
esperanza de vida mxima.
- Distancia de lectura: Si el tag necesita lnea de vista para ser ledo y a qu
distancia mxima pude tomar la seal.
- Cantidad de elementos legibles: Tanto las tarjetas de memoria como los
cdigos de barra puede ser ledos de uno a la vez, mientras que en otras
tecnologas es posible muchos tags al mismo tiempo.

8

- Interferencia Potencial: Que puede evitar que el tag sea ledo
correctamente.
En siguiente cuadro comparativo se pueden apreciar las diferencias y semejanzas
entre las tecnologas Auto-ID actuales segn los estndares anteriormente
mencionados.

Cdigo De
Barras
Memoria De
Contacto
RFID Pasivo RFID Activo
Modificacin
de la
informacin
Inmodificable Modificable Modificable Modificable
Seguridad De
Datos
Mnimamente
Seguro
Altamente Seguro
Desde Mnimamente
a altamente seguro
Altamente Seguro
Cantidad de
Datos
Lineares entre 8 y
30 caracteres.
Cdigos de barra 2D
hasta 7.200
nmeros
Hasta 8MB Hasta 64Kb Hasta 8MB
Costos
(en dlares)
Bajo (centavos o
fracciones de
centavo por tem)
Alto (ms de $1 por
tem)
Medio (menos de 25
centavos por tem)
Muy alto (entre $10
y $100 por celda)
Estndares Estable y acordado
Es propietario y no
tiene estndares
Evolucionando hacia
un acuerdo
Es propietario y est
evolucionando para
ser un estndar
abierto
Vida til
Corta si no es
fundida con lser
sobre metal
Larga Indefinida
Entre 3 y 5 aos de
vida de la batera
Distancia de
Lectura
Entre 1 y 1,5
metros en lnea
visual
Se requiere
contacto
No se requiere lnea
visual. Como
mximo 15 metros
No se requiere lnea
visual. Hasta 30
metros
Probabilidad
de
Interferencia
Barreras pticas
como suciedad o
algn elemento
entre la celda y el
lector
Bloqueo del
contacto
Ambientes en donde
la transmisin de
radiofrecuencia se
vea afectada
Casi no tiene
barreras ya que la
intensidad de la
seal emitida por la
celda es grande
1.2 Motivacin
El notable crecimiento del mercado de los sistemas portables alimentados por
batera y el de sistemas de identificacin remotamente energizados [1] [2] [3] exige
el diseo de celdas analgicas embebidas con caractersticas de: bajo consumo,
bajo costo, alta performance, y reutilizacin [4]. Una simple arquitectura se ilustra en
la figura x, en la que se destaca el bloque rectificador y el bloque de regulacin
(generador de tensin de alimentacin a partir de una seal de RF). Tambin se
aprecian algunas de las celdas embebidas que forman parte del tag y el vnculo
entre las mismas, la cuales sern diseadas por otros estudiantes que forman parte
del proyecto global. Para esto se establecieron parmetros generales:
- Tecnologa de integracin: 0.5um
- Proceso: Estndar y de bajo costo
- Frecuencia de trabajo: 915Mhz

9

Figura 3 Arquitectura de sistema RFID

En el presente proyecto se pretenden alcanzar los siguientes objetivos:
- Estudiar y comprender los circuitos de regulacin y rectificacin ms
utilizados en la actualidad en tags RFID.
- A partir de simulaciones y anlisis seleccionar los ms adecuados segn la
aplicacin.
- Aplicar conocimientos adquiridos para su implementacin mediante diseo
de un chip.
Ya que este trabajo forma parte de un proyecto del rea de Microelectrnica de la
Universidad Catlica de Crdoba, se pretende en una etapa posterior la fabricacin y
medicin del chip.

10

2 Desarrollo del proyecto
2.1 Rectificador de tensinTensin
2.1.1 Introduccin
El principio del funcionamiento de los rectificadores es introducido en este
captulo, as como tambin dos tcnicas CMOS para la generacin de una tensin
de alimentacin para una celda RFID.
Los rectificadores de tensin estn presentes en todas aquellas aplicaciones que
requieran derivar una seal continua a partir de una seal alterna para trabajar.

Figura 4 - Conversin de una seal alterna en continua.

Un rectificador convierte una seal alterna en una seal continua, como se
observa en la figura x. En el caso de un chip RFID, la seal de radiofrecuencia
recibida en la antena es convertida en una tensin continua estable. La misma sirve
para proveer de energa al resto del circuito.
2.1.1.1 Importancia
El bloque rectificador del chip requiere especial atencin a la hora de disear un
RFID pasivo de bajo consumo. El circuito integrado es alimentado en su totalidad a
travs de la rectificacin de la energa procedente de la radiofrecuencia, por lo tanto,
su rendimiento depende de manera directa del desempeo del rectificador.
La eficiencia del rectificador tambin determina la distancia operativa de la celda,
esto significa, que la distancia de trabajo del chip podr ser mayor cuando el bloque
rectificador tenga mejor rendimiento.
Lograr un buen rendimiento de este bloque, es el principal desafo en el diseo de
una celda RFID pasiva.
Es importante destacar, que gracias a la actuacin de este bloque, el resto del
circuito trabajar independiente de la frecuencia, ya que la tensin de alimentacin
del resto del chip ser continua. Puntualmente, los bloques que no se relacionan con
la comunicacin de la celda son diseados sin tener en cuenta la influencia de las
seales alternas. Por lo tanto, son aptos para diseos RFID de cualquier frecuencia.

RECTIFICADOR

11

2.1.1.2 Evaluacin de Desempeo
Es importante tener parmetros generales de funcionamiento y desempeo de
cada circuito rectificador para poder compararlos y estudiarlos.
El ndice de rendimiento ms importante es la eficiencia de conversin de
potencia (PCE) del circuito, la cual se define como P
salida
/P
entrada
. P
salida
es la potencia
continua de salida del rectificador, mientras que P
entrada
es la potencia de la seal de
entrada (alterna).
Es importante recordar que para obtener mejores valores de PCE, la antena debe
estar correctamente adaptada a la impedancia de entrada del rectificador.
En el desarrollo de este trabajo, se presentarn distintas curvas, que compararn
parmetros tales como tensiones de salida, tensiones de entradas mnimas,
corrientes, capacidades, cantidad de etapas, etc. El conjunto de estas curvas
permitir seleccionar el circuito ms apropiado para el chip y las condiciones ptimas
de trabajo.
2.1.1.3 Tipos
Existen en la actualidad 2 tipos de rectificadores de tensin utilizados para
alimentar circuitos a travs de radiofrecuencia. La diferencia entre ellos reside en el
nivel de tensin generada.
Un puente rectificador puede alcanzar un nivel de salida igual a la amplitud de la
seal de entrada menos la tensin de cada en los transistores. En cambio, un
circuito rectificador-elevador puede generar tensiones superiores al nivel de la seal
de entrada.
Es importante aclarar que para mantener la misma potencia en la entrada y la
salida del rectificador, este incremento de tensin se ve acompaado con una
reduccin en la corriente que puede entregar el bloque.
El uso de un rectificador tipo puente en situaciones donde la distancia de lectura
sea grande (mayor a medio metro) quedara limitado por la atenuacin de la seal de
entrada. En estos casos necesariamente se optar por un rectificador-elevador de
tensin.
Para distancias cortas entre el transmisor y el chip, un puente rectificador podr
ser utilizado ya que los niveles de seal de radiofrecuencia permiten su
funcionamiento.

12

3.1.2.2Funcionamiento

3.1.2.3Clculos
3.1.2.4Simulaciones
3.1.2.5Layout
3.1.2.6Anlisis
3.1.2.6.1PCE
3.1.32.1.2 Puente rectificador con compuertas cruzadasRectificador con
Transistores MOS
2.1.7.12.1.2.1 Introduccin
Un puente rectificador es un circuito empleado para convertir una seal de
corriente alterna de entrada en corriente continua de salida. Para ello se emplean
cuatro transistores con la disposicin de la figura x. Slo son posibles dos estados
de conduccin, por un lado los diodos 1 y 3 estn en polarizados directamente y
conducen (tensin positiva). Por el otro, son los diodos 2 y 4 los que se encuentran
en polarizacin directa y conducen (tensin negativa).

R
Ventrada
V-
C
D1
D2 D3
D4
V+

Figura 5 - Puente rectificado de onda completa.

El rectificador de onda completa utiliza ambas mitades de la seal senoidal de
entrada, para obtener una salida unipolar, invirtiendo los semiciclos negativos de la
onda.
Durante ambas mitades de los ciclos, el voltaje en la carga tiene la misma
polaridad y la corriente por la carga circula en la misma direccin. El circuito ha
cambiado el voltaje de entrada de alterna por un voltaje de salida pulsante continuo,
como se muestra en la figura xa.
Formatted: Heading 3, Outline numbered +
Level: 3 + Numbering Style: 1, 2, 3, + Start
at: 1 + Alignment: Left + Aligned at: 0" +
Indent at: 0", Tab stops: 0.5", Left
Formatted: Bullets and Numbering
Formatted: Heading 3, Outline numbered +
Level: 3 + Numbering Style: 1, 2, 3, + Start
at: 1 + Alignment: Left + Aligned at: 0" +
Indent at: 0", Tab stops: 0.5", Left
Formatted: Heading 3, Tab stops: 0.5", Left
+ Not at 0.7"

13

Time
0s 2us 4us 6us 8us 10us 12us 14us 16us 18us 20us
V(Vo_W30u_SP) V(V+)- V(V-)
-3.0V
-2.0V
-1.0V
-0.0V
1.0V
2.0V
3.0V

a)
Time
-3.0V
-2.0V
-1.0V
-0.0V
1.0V
2.0V
3.0V
Figura x Salida de un puente rectificador. Aqu se puede ver la seal
alterna de entrada y la salida de continua rectificada. La segunda imagen muestra la influencia del capacitor de
salida. Time
-3.0V
-2.0V
-1.0V
-0.0V
1.0V
2.0V
3.0V

b)
Figura 6 - a) Salida de un puente rectificador sin capacitor de filtrado. b) Seal alterna de entrada y la
salida de continua rectificada. Aqu se aprecia la influencia del capacitor de salida.

El capacitor de salida tiene la funcin de mantener constante el voltaje que fluye
por la carga, logrando de este modo una seal sin fluctuaciones propias de la seal
alterna. Ver figura xb.
Cuando los diodos 2 y 4 estarn polarizados inversamente; hay dos transistores
en serie en la trayectoria de conduccin y por lo tanto la tensin de salida ser
menor que la seal de entrada debido a la cada en la propia carga ms dos cadas
de tensin en los diodos polarizados directamente. Esta doble cada de tensin en
los diodos es indeseable, ya que disminuye el rendimiento del circuito como veremos
ms adelante.
El circuito rectificador descripto anteriormente puede implementarse con
transistores MOS en lugar de diodos convencionales. Estos transistores estn
especialmente conectados con el fin de satisfacer los requerimientos del circuito de
funcionar en dos estados posibles: conduccin y corte. En diseos de
microelectrnica es comn la utilizacin de transistores conectados como diodos, los
cuales se encuentran siempre en la zona de saturacin cuando estn polarizados.
As, los transistores conectados como diodos, presentan dos estados de trabajo:
corte (la tensin de gate no supera la tensin de disparo) y saturacin (la tensin de
gate supera la tensin de disparo). Cuando el transistor se dispara, debido al puente
Formatted: Font: 9 pt

14

que existe entre gate y drain (transistores NMOS) y el puente entre gate y source
(transistores PMOS), la corriente ser siempre la mxima para esta tensin de gate.
Como se dijo, tanto los transistores NMOS como los PMOS pueden conectarse
como diodo. En el desarrollo de este trabajo se realizaron ambas simulaciones, pero
los resultados fueron de mayor eficiencia con el empleo de transistores PMOS.
La ventaja de la utilizacin de transistores PMOS radica en la posibilidad de
conexin entre el pozo n-well y el source. Debido a la existencia de capacidades
parasitas entre source-bulk y drain-bulk parte de la seal de entrada en el transistor
NMOS se desva a tierra. Una posible solucin a este problema sera evitar la
conexin del bulk a tierra en un transistor y emplear un transistor PMOS. De este
modo, el bulk se conecta al source (conexin permitida gracias a la existencia de
pozos n-well).
Nota: Esta conexin entre bulk-source por cada transistor no es posible en
procesos estndares de fabricacin de transistores NMOS.
En las figuras xxxx y xxxx pueden verse los cortes de un transistor NMOS y un
PMOS conectados como diodos.

2.1.7.22.1.2.2 Funcionamiento con transistores PMOS
En la figura x se muestra el circuito rectificador con transistores PMOS. Al
alimentar el rectificador con una tensin alterna, la corriente circular
alternativamente por los pares de transistores principales (M1-M3 y M2-M4). La
tensin de salida mxima ser V
smax
=V
emax
-(2V
ds
)

Figura 8 - Puente rectificador PMOS.

Los transistores, debido a su conexin, funcionaran exclusivamente en saturacin.
R
V e
0
Vs
V-
0
C
M2 M3
M4 M1
V+
Figura 7 - La imagen de la izquierda muestra la seccin de un transistor NMOS y a la derecha la
de un PMOS. Se puede ver la conexin entre el pozo n-well y el source del transistor PMOS para no
tener prdidas de corriente a tierra.

15

El capacitor de salida generar picos de corriente de corta duracin. Estos picos
permitirn mantener el valor medio de la corriente de salida del circuito. Esto puede
verse en la figura xxx.

Figura 9 - Corriente entregada por el circuito rectificador PMOS.
2.1.7.32.1.2.3 Dimensionamiento de los Transistores
Para dimensionar los transistores se tuvieron en cuenta los siguientes criterios:
- Maximizar la tensin de salida
- Minimizar las corrientes de fuga del rectificador
- Minimizar el rea empleada del chip
En todos los casos se considera al circuito en la condicin de mxima carga, esto
es 7.3 A.
Para el primer punto debe analizarse la influencia de los transistores con el fin de
determinar su relacin con la tensin de salida. Para el segundo criterio deben
tenerse en cuenta las capacidades parsitas drain-bulk y source-bulk, responsables
de las corrientes que se pierden dentro del rectificador sin pasar por la carga. En el
primer caso se verifica que se obtienen mejores resultados aumentando la relacin
W/L de los transistores. En cambio, para reducir las capacidades mencionadas, los
transistores debern tener la menor rea posible (menor relacin W/L posible). Dado
que el mnimo largo del canal viene impuesto por la tecnologa empleada, para
satisfacer adecuadamente los tres criterios se debe llegar a una solucin de
compromiso.
De acuerdo a lo expuesto, la cada de tensin en estos transistores ser, en una
primera aproximacin:

t
d
gs ds
V
W K
L I
V V + ~ =
.
.
( 1 )

Donde :
L: Largo del canal
W: Ancho del canal
K: Parmetro de transconductancia
Vt: Tensin de umbral

16

Resolviendo la ecuacin ( 1 ) con los valores estndar de la tecnologa a emplear,
suponiendo un largo de canal mnimo y la mxima corriente media de salida, se
obtiene una cada de tensin de 1.16V para un ancho de 30m. Tomando este valor
como referencia, se efectu una serie de simulaciones en similares condiciones para
valores mayores y menores de W, cuyos resultados se presentan en el grfico de la
figura xxxx. Se comprob que a partir de un W = 30m no se producen variaciones
significativas de la tensin de salida, por lo que se adopto dicha magnitud.
Finalmente, el valor del capacitor se determin a partir del criterio de obtencin un
ripple a la salida igual a 1.42% para las condiciones de carga mxima. Esto se logra
para C 8 pF, por lo que se estableci un valor de C1 = 10 pF.

Figura 10 - de salida en funcin del ancho del canal (W).
2.1.7.42.1.2.4 Simulaciones
Se simul el circuito en diferentes condiciones de funcionamiento. Con ello se
estudio comportamiento ante cambios en parmetros como la amplitud de la seal
de entrada, tamao de los transistores, y capacitor de salida. Tambin se estudi el
comportamiento del circuito sin las capacidades parasitas presentes para exponer el
funcionamiento en condiciones ideales.

17

a)

b)
W/L = 2u/0.6u
W/L = 10u/0.6u
W/L = 20u/0.6u
W/L = 30u/0.6u
Figura 11 - a) Salida del puente rectificador PMOS con una entrada de 1V sin sus capacidades
parsitas. b) Salida del mismo puente rectificador PMOS: con una entrada de 1V con sus capacidades
parsitas.

a)
Formatted: Font: 9 pt

18

b)
W/L = 2u/0.6u
W/L = 10u/0.6u
W/L = 20u/0.6u
W/L = 30u/0.6u
parsitas.

a)

19

b)
W/L = 2u/0.6u
W/L = 10u/0.6u
W/L = 20u/0.6u
W/L = 30u/0.6u
parsitas.

a)

20

b)
W/L = 2u/0.6u
W/L = 10u/0.6u
W/L = 20u/0.6u
W/L = 30u/0.6u
parsitas.

De las simulaciones anteriores, se extrajo informacin valiosa sobre el circuito.
Podemos observar en la figura xxx la eficiencia de conversin de potencia (PCE) en
funcin de la carga.
Se deduce que mientras mayor es la tensin de entrada, mayor ser el valor
de PCE debido a que la tensin de disparo mnima es la misma para cualquier caso.
Podemos ver tambin que el PCE vara segn la carga del puente rectificador. Esto
se debe a que parte de la corriente que puede entregar el circuito ser absorbida en
mayor o menor medida por el capacitor de salida, segn la resistencia cambie. Es de
esperar que la tensin de salida disminuya, en cuanto lo haga la carga, por lo tanto
el PCE caer.
La figura xxx muestra la relacin entre el voltaje de salida y de entrada del
rectificador. Puede observarse que con una seal de entrada superior a 1 voltio el
circuito se pone en funcionamiento. Desde este punto, la tensin de salida
aumentar linealmente con la seal entrada.

21

Figura 15 - PCE del rectificador PMOS. Figura 16 - Tensin de salida y entrada.
3.1.3.1Funcionamiento
3.1.3.2Clculos
3.1.3.3Simulaciones
3.1.3.4Layout
3.1.3.5Anlisis
3.1.3.5.1PCE
3.1.42.1.3 Rectificador y Elevador de Tensin Dickson
3.1.4.12.1.3.1 Introduccin
El circuito rectificador comnmente usado en celdas RFID es en rectificador
Dickson. Fue propuesto por John F. Dickson en el ao 1973 como multiplicador de
tensin DC-DC. Ms tarde el mismo principio fue utilizado para AC-DC.
Generalmente se utilizan diodos Schottky de silicio-titanio para este tipo de
rectificadores. El inconveniente es que estos diodos no son posibles de implementar
mediante procesos de fabricacin CMOS estndares. Es por ello que pueden
utilizarse otras configuraciones tales como un transistor CMOS conectado como
diodo.
3.1.4.22.1.3.2 Funcionamiento
Un rectificador de N-Etapas consiste en una cascada de N detectores pico a pico
usando transistores MOS con sus terminales de drain y gate conectados de manera
directa, como se observa en la figura x. El capacitor CL es el de mayor valor, ya que
en este se deposita toda la energa. Los dems capacitores son de acople,
permitiendo el paso de la seal de radiofrecuencia.


22

M1a
M2b
M2a
M2b
M3a
M3b
M4a
M4b
C1b C2b C3b CL
C1a
C2a
C3a
C4a
Ventrada

Figura 17 - Rectificador Dickson de 4 Etapas.
3.1.4.32.1.3.3 Clculos
Para describir el funcionamiento del circuito de manera matemtica debemos
tener algunas consideraciones. Debido al uso de diodos, y a los modos de operacin
de carga y descarga, los rectificadores son circuitos no lineales. Adems, tienen un
modo complejo de arranque lo que hace ms difcil analizarlos. Asumiendo que
todos los transistores son iguales, que la corriente de salida es constante y
considerando a todos los capacitores de acople como cortocircuitos a la frecuencia
de operacin, es posible analizar el circuito de la siguiente manera.

A. Principio de operacin de la ensima celda (ignorando capacidades parasitas
de los transistores)

La celda unitaria de la ensima etapa del rectificador se muestra en las figuras x y
x. C
h(n)
es el capacitor de acople horizontal, C
v(n)
y C
v(n-1)
son los capacitores
verticales.
El periodo de fase negativa de la seal de entrada de radiofrecuencia (V
rf
) se
observa en la figura x, cuando V
n-1
>V
d
+V
rf
, el transistor M
2n-1
se enciende, y para
V
k
<V
n
el transistor M
2n
se apaga. La carga se transfiere desde el capacitor C
v(n-1)
al
capacitor C
h(n)
, al final de este proceso de carga, el transistor M
2n-1
se apaga. En la
figura x se grafica cuando la seal de entrada pasa a su fase positiva, aqu el voltaje
de la seal de entrada aumenta, y V
k
aumenta tambin, cuando V
k
>V
n
, el transistor
M
2n
se enciende, la corriente de carga In fluye desde el capacitor C
h(n)
hacia C
v(n).
Al
final del proceso, algunas cargas del capacitor C
n(n-1)
han quedado almacenadas en
el capacitor C
v(n)
.
Para la ensima etapa de un rectificador como el mostrado en las figuras x y x,
para el anlisis en continua, todos los transistores estn conectado en serie, por lo
tanto el voltaje continuo entre los 2 terminales del transistor esta dado por
N
V
V
out
dc d
2
) (
= ( 2 )

23

En el anlisis de radiofrecuencia, todos los capacitores de acople pueden
considerarse un cortocircuito, por lo tanto, todos los transistores conectados como
diodo estn en paralelo o en no-paralelo dependiendo de la variacin de la entrada
de radiofrecuencia. El voltaje alterno de cada transistor es
rf ac d
V V =
) (
( 3 )
donde el signo + se aplica a los transistores en posicin vertical y el - a los
transistores en posicin horizontal. Por lo tanto, el voltaje sobre cada transistor es
N
V
V V V V
out
rf ac d dc d d
2
) ( ) (
= + = ( 4 )
de la ltima ecuacin podemos deducir que el voltaje de salida es
) ( 2
) ( par d rf out
V V N V = ( 5 )
siendo V
d(par)
la tensin de cada en los transistores verticales.

Figura 18 - Rectificador Dickson durante la
fase negativa de la seal de radiofrecuencia de
entrada

Figura 19 - Rectificador Dickson durante la
fase positiva de la seal de radiofrecuencia de
entrada

B. Principio de operacin de la ensima celda(teniendo en cuenta capacidades
parasitas de los transistores)

El anlisis anterior no consideraba las capacidades parasitas. Debido a que la
seal de entrada es grande, ignoramos el anlisis en pequea seal. El circuito
equivalente de gran seal para el transistor conectado como diodo se muestra en la
figura x. C
s(k)
es la suma de todas las capacitancias parasitas en el terminal k.
) ( ) ( ) 1 ( ) ( n gb n bd n bs k s
G C C V + + =

( 6 )
Como se indica arriba, en el anlisis de radiofrecuencia, el voltaje en el terminal k
es C
h(n)
.V
rf
/(C
h(n)
+C
s(k)
). Entonces el voltaje en alterna de cada transistor esta dado
por
) ( ) (
) (
) (
.
k s n h
rf n h
ac d
C C
V C
V
+
= ( 7 )
Por la tanto el voltaje que cae a travs de cada transistor es

N
V
C C
V C
V V V
out
k s n h
rf n h
ac d dc d d
2
.
) ( ) (
) (
) ( ) (
+
+
= + = ( 8 )
Entonces el voltaje de salida se convierte en
)
.
( 2
) (
) ( ) (
) (
par d
k s n h
rf n h
out
V
C C
V C
N V
+
= ( 9 )
M2n-1
M2n
Cv(n)
Ch(n)
Cv(n-1)
Vn-1
Vn
Cs(k)
Vk
In
Vrf
M2n-1
M2n
Cv(n)
Ch(n)
Cv(n-1)
Vn-1
Vn
Cs(k)
In-1
Vk
Vrf

24

La ltima ecuacin muestra que mientras ms grande sea la capacitancia parasita
Cs(k), menor ser el voltaje de salida. Para la misma salida de voltaje y la misma
carga, deberemos aumentar la amplitud de la seal de radiofrecuencia. Tambin
deber ser aumentada su potencia. Por lo tanto, su eficiencia de conversin de
potencia (PCE) disminuir. Es por ello, que a la hora de disear se debe tener en
cuenta el tamao del transistor y el layout para reducir las capacitancias parasitas al
mnimo.

Figura 20 - Modelo equivalente para gran seal del transistor conectado como diodo
De la ecuacin (4) podemos deducir que, con una corriente de salida I
out

constante, mientras menor sea el voltaje de disparo, menor ser V
d
y mayor ser el
voltaje de salida V
out
. En los diseos prcticos se utilizan transistores de muy baja o
casi cero tensin de disparo. Recordemos que mientras la tecnologa sea de menor
tamao, menor ser su tensin de disparo. Por ejemplo, en la tecnologa de 0.18um
tenemos una tensin de disparo aproximada de 0.377 Voltios, en tanto que en la
tecnologa usada de 0.5um es de 0.552 Voltios.
2.1.8.42.1.3.4 Simulaciones
Se simul el circuito en todas las condiciones posibles de funcionamiento para
poder comprenderlo y analizarlo. Para ello se estudio comportamiento ante cambios
en parmetros como la frecuencia y amplitud de la seal de entrada, tamao de los
transistores, cantidad de etapas y tecnologa empleada. El proyecto global
(incluyendo los dems bloques) fue pensado para trabajar con una tecnologa de
0.5um a una frecuencia de 915Mhz. Al comprobar que el circuito ante estas
circunstancias no funciona de la manera esperada, se hicieron variaciones en la
tecnologa y en la frecuencia para encontrar el punto de operacin ptimo. Tambin
se estudi el comportamiento del circuito sin las capacidades parasitas presentes
para exponer el funcionamiento en condiciones ideales.
En las siguientes figuras se observa el comportamiento del circuito ante el
aumento de la frecuencia. En este caso se trata de un rectificador Dickson de 4
etapas con una seal de entrada de 1 Voltio. En cada uno de ellos se observa la
variacin del tamao del transistor en W=2um, 10um, 20um y 30um. Tambin se
observan para cada uno de los casos el comportamiento sin la presencia de las
capacidades parsitas.

rs
Cgs
Cbs Cp=Cbd+Cgb Vbs Vbd
Ids
Vds
rd
Rdb=1/gbd
Drenador
Sustrato
Puerta(Gate)
Surtidor
+
+
-
-
-
+

25

9150 Hz
91500 Hz
915 Khz

26

9150 Khz
91500 Khz

27

Figura 21 - Tensin de salida de un rectificador Dickson de 4 Etapas para distintas frec. de operacin.
La misma serie de graficas se extrajo de este circuito pero con una entrada de
radiofrecuencia de 2 Voltios de amplitud. Tambin se simul el funcionamiento del
circuito duplicando el nmero de etapas (8 etapas), al igual que en el caso anterior,
se teste con entradas de 1 y 2 Voltios. De esta serie de simulaciones se extrajeron
los siguientes grficos, en los cuales se tuvo en cuenta solo el caso en que W=30um
ya que presenta los mejores resultados con respecto a la tensin de salida.

Figura 22 - Vout vs. Frecuencia. Figura 23 - Vout vs. Frecuencia sin parasitas.

915 Mhz

28


En todos los casos se observ que mientras mayor es el rea del transistor mayor
es el la amplitud del voltaje de salida. Se simul con el menor largo del canal posible
para los transistores en esta tecnologa (L=0.6u), y se hicieron variaciones de W=2,
10, 20 y 30 micrones. El hecho que el valor de amplitud de voltaje de salida sea
mayor no indica que el circuito tenga mayor eficiencia. Es as que mientras mayor
sea el rea del transistor, mayores sern las capacidades parasitas y peor ser el
rendimiento del circuito. Entonces, un gran W/L resultar en una gran corriente de
saturacin, pero las corrientes parsitas aumentarn tambin. De esta manera el
voltaje de salida se incrementar, sin embargo, la eficiencia de conversin de
potencia (PCE) empeorar. A continuacin en la figuras x, x y x se observa lo
anteriormente explicado comparando los resultados entre distintas tecnologas
integracin (0.5um y 0.35um). Es claro que ante el aumento de W la tensin de
salida es mayor en cambio el PCE es menor.

Figura 26 - PCE vs. W con L=0.6um.

29

Figura 27 - Vsalida vs. W con L=0.6um. Figura 28 - Vsalida vs. W con L=0.6um.

En las figuras x y x donde las capacidades parsitas estn presentes, se observa
que la amplitud del voltaje de salida disminuye a medida que aumenta la frecuencia
de trabajo. Los capacitores C
bs
y C
bd
(ver apndice capacidades parasitas) a baja
frecuencia son casi insignificantes, pero a medida que la frecuencia aumenta, su
relevancia es cada vez mayor. De esta manera, en cada ciclo, parte de la seal de
entrada se desva a masa a travs de estos capacitores. Esto se observa claramente
en las figuras x y x en donde las capacidades parsitas no estn presentes, aqu la
tensin se mantiene casi constante sin ser influenciada por el aumento de
frecuencia.
Del mismo modo, podemos analizar las figuras x, x, x y x. En este caso tambin
observamos el voltaje de salida con transistores de talla W=30um y L=0.6um, solo
que aqu el valor de la amplitud de la seal de radiofrecuencia es 1 Voltio.


30

En lo que concierne al nmero de etapas observamos que el aumento de la
tensin entre source y bulk ocasiona un incremento de la tensin de disparo del
transistor. Este aumento de la tensin umbral se conoce como efecto cuerpo (ver
apndice efecto cuerpo). Es as que mientras ms etapas se tengan, peor ser la
eficiencia del rectificador. Por lo tanto la mayor eficiencia de conversin de potencia
(PCE) se dar con el menor nmero de etapas. As tambin, de la ecuacin (4)
podemos deducir que un mayor nmero de etapas significara un incremento de
voltaje a la salida. Es importante destacar que el voltaje de entrada mnimo (para
obtener una salida de 0.5 Volts) es cada vez menor a medida que aumentamos el
nmero de etapas. Esto observan claramente en las figuras x y x.

Figura 33 - PCE vs. Etapas. Figura 34 - PCE vs. Ventrada Mnimo.

2.1.8.52.1.3.5 Layout
El diseo de todos los layouts fue realizado con la herramienta Tanner Tools en
su versin 13. En la siguiente figura se pueden observar transistores de talla
W=30mm y L=0.6mm. El circuito completo consta de 16 transistores de esa talla que
se conectan en forma de diodo y estn entre ellos en conexin serie. En la figura x
se observan cuatro de estos transistores. Cada una de las lneas hacia abajo de
metal (azul) y metal 1(gris) realizan la conexin con los bloques capacitivos.

31

Figura 35 Transistores NMOS en serie, conectados como diodo, de un rectificador Dickson

A continuacin se observa la figura x, esta representa el layout de cada uno de los
capacitores Cxa y Cxb (ver esquemtico). Este capacitor est compuesto por 64
capacitores ms pequeos de 100fF cada uno.

Figura 36 Celda capacitiva de 6.45pF

Ahora, en la figura x se tiene el layout del rectificador dickson completo, ste
ocupa un rea aproximada de 0.1546m
2
. En ella se observan los 16 transistores y
16 capacitores del circuito.

32

Figura 37 Rectificador Dickson con sus 16 capacitores y 16 transistores NMOS

2.1.8.62.1.3.6 Simulacin Layout
De la extraccin del layout se obtuvieron 16 transistores NMOS conectados como
diodos con la siguiente talla:

Mxx x x x x Mbreakn L=583.2n W=32.25u AD=38.83p PD=54.9u AS=25.60p PS=36.6u

De la misma extraccin se obtuvieron tambin 1024 capacitores como el
siguiente:

Cxx x 0 100.71918f

Recordemos que la conexin en paralelo de 64 capacitores como este generan el
capacitor necesario. En este caso el capacitor final queda de 6.45pF.
En la figura x, se puede ver la simulacin del circuito extrado del layout. Aqu se
tiene salida del rectificador dickson funcionado con una seal de entrada de 915Mhz.
Las diferentes curvas representan los distintos valores de amplitud del voltaje
proveniente de la antena, el verde es un voltaje de 1.25 voltios, el rojo 1.5 voltios, el
azul 1.75 voltios y el rojo 2 voltios.

33

Figura 38 Simulacin del layout de un rectificador Dickson[Vsalida vs Tiempo(variando Ventrada)]
2.1.8.72.1.3.7 Conclusiones
Con la idea de lograr el mejor PCE, un rectificador Dickson no sera la mejor
eleccin, o en el caso de utilizarlo, el diseo requerira el menor nmero de etapas
posibles. Sin embargo, en la mayora de los casos, la seal de radiofrecuencia no
cumple con los requerimientos de amplitud de voltaje entregado para usar un
rectificador de onda completa. He aqu la utilidad y la importancia del rectificador
Dickson. Por lo tanto, se puede decir que un rectificador elevador de tensin es
necesario en aquellos casos en que la seal de entrada no sea lo suficientemente
grande como para utilizar un rectificador tipo puente.
Es claro que la limitacin de este circuito yace en la tensin de disparo, es por ello
que se necesita que esta sea la menor posible. Este requisito se puede encarar a
travs de dos maneras distintas, por un lado la implementacin de una tecnologa
diferente y por el otro con el uso de diodos Schottky.
A medida que la tecnologa y los procesos de fabricacin cambian, los
transistores se hacen cada vez ms pequeos y las tensiones de disparo tambin.
Es por eso que se utilizan rectificadores Dickson en aplicaciones donde la tecnologa
de fabricacin sea estndar e inferior a 0.5um.
Los diodos Schottky se caracterizan por una tensin de encendido o disparo muy
pequea, lo cual los hace atractivos para ser utilizados en rectificadores de RFID.
En este trabajo se decidi limitar el anlisis a transistores conectados como
diodos, ya que la implementacin de diodos Schottky en tecnologa CMOS requiere
tcnicas no convencionales de produccin. En lo relativo a la tecnologa, se utiliz un
proceso AMIS de 0.5um, ya que se dispone de los modelos del transistor para su
simulacin y el diseo del chip.
El planteo original de este trabajo, involucraba para el diseo del chip, la
utilizacin de tcnicas convencionales de fabricacin (bajo costo), un proceso de
0.5um y una frecuencia de trabajo de 915Mhz.

Tiempo
0s 0.2us 0.4us 0.6us 0.8us 1.0us 1.2us 1.4us 1.6us 1.8us 2.0us
Vdickson(VRF=1.25V
)
0V
0.5V
1.0V
1.5V
2.0V
2.5V
3.0V
Vdickson(VRF=1. 5V)
Vdickson(VRF=1.75V
)
Vdickson(VRF=2V)

34

Como parte de esta investigacin, el anlisis de factibilidad ante los
requerimientos iniciales, hace visible la imposibilidad de satisfacer estas tres
condiciones. Es por ello que ante la dificultad de adquirir los modelos de los
transistores para tecnologas inferiores a 0.35um, sin alterar el proceso convencional
de fabricacin, la disminucin de la frecuencia a 91.5Mhz fue el camino elegido.
Sin embargo, cuando se encar el diseo del layout del circuito, se encontr que
el rea efectiva de los transistores dibujados en forma de peine era menor que rea
de transistor dibujado de forma lineal. Esto significa que sus capacidades parsitas
eran ligeramente menores y esto hacia posible su funcionamiento a 915Mhz. Por lo
tanto, el clculo estimativo de las capacidades parsitas iniciales era correcto. Pero
se ignoraba la influencia de la topologa del transitor en el layout, esto hizo que las
capacidades iniciales resultaran demasiado grandes para un diseo en 915Mhz.
2.2 Referencia de Tensin
2.2.1 Introduccin
Se entiende por referencia a una tensin o corriente de un circuito que presenta
gran estabilidad ante variaciones de la fuente de alimentacin, la temperatura y el
proceso de fabricacin. Una referencia de tensin, corriente o tiempo es esencial en
muchos circuitos analgicos y/o digitales. Esta determina un punto estable usado por
otros subcircuitos para generar resultados predecibles y repetibles. Dicho punto no
debe cambiar significativamente bajo distintas condiciones de operacin. La
temperatura es un parmetro importante que afecta la performance de la referencia,
es por ello, que se debe prestar especial atencin a esta variable.
2.2.2 Fundamento
2.2.2.1 Aplicacin En Chip Alimentado Por Radiofrecuencia
Variaciones de Tensin.
Debido a que la tensin de entrada de un dispositivo alimentado por radio
frecuencia tiene fluctuaciones producidas por la intermitencia entre la carga y
descarga de los capacitores en el bloque de rectificacin, se necesita disear un
circuito capaz de ser inmune a estos cambios.
Variaciones de Temperatura.
Es muy importante que la referencia sea independiente de los cambios de
temperatura. Para entender cmo lograrlo se deben conocer dos conceptos
importantes: una corriente o tensin PTAT (proportional to absolute temperature) es
aquella que varia proporcionalmente con la temperatura y una corriente o tensin
CTAT (complementary to absolute temperature) es aquella que vara de forma
inversamente proporcional a la temperatura.

35

Figura 39 Conformacin de una tensin de referencia.
Entre las tcnicas ms usadas para generar una tensin independiente de la
temperatura y el proceso de fabricacin est la basada en el concepto del circuito
bandgap. El mismo, suma el voltaje CTAT base-emisor de un transistor bipolar de
juntura, a uno PTAT generado por la diferencia entre dos tensiones de juntura [6]. El
problema de este mtodo reside en que para encender el transistor bipolar se
requieren 0,7 voltios entre base y emisor como mnimo. Esto resulta una limitacin a
la hora de trabajar con circuitos de bajo voltaje, como lo es uno alimentado por radio
frecuencia. Se ha alcanzado un mnimo de 0,85 voltios de alimentacin en algunos
diseos bandgap, por lo que se deduce que para valores menores a un voltio la
referencia se degrada. Adems, la tensin base-emisor utilizada en la compensacin
de estas referencias no presenta una variacin lineal en todos los rangos de
temperatura. Es por ello, que en diseos donde se requieran grandes variaciones de
temperatura son incompatibles.
Debido a que en los procesos de fabricacin CMOS estndares de bajo costo la
implementacin de transistores bipolares requiere tcnicas verticales no
convencionales, estos no sern utilizados.
Por otro lado, los transistores CMOS ofrecen la posibilidad de ser escalados con
la tecnologa, ser alimentados con tensiones menores al voltio y obtener referencias
cuyo performance es comparable con las bandgap. Entre estas referencias podemos
encontrar las basadas en la resta o suma de voltajes de disparo de dos transistores
NMOS. El punto coeficiente de temperatura nulo (ZTC) tambin es utilizado
frecuentemente en diseo de referencias CMOS. Adems, para diseos de muy bajo
voltaje se utilizan transistores trabajando debajo del punto de polarizacin donde el
coeficiente de temperatura es nulo.
2.2.2.2 Mtricas
Cuando diseamos una referencia es preciso establecer una serie de parmetros
de control de calidad de la misma. Estos se definen a continuacin:
Sensibilidad (Line regulation)
Temperatura
-60 -40 -20 0 20 40 60 80 100 120 140 160
V
REFERENCIA

0V
0.5V
1.0V
1.5V
2.0V
2.5V
3.0V
V
CTAT

V
PTAT

36

Mide de influencia de cambios en tensin continua de la fuente de alimentacin
con respecto a los cambios en continua de la tensin de referencia.
( )
( ) dd
REF
REF
dd
dd dd
REF REF V
V
V
V
V
V
V V
V V
S
REF
dd
c
c
=
c
c
=
( 10 )
Coeficiente fraccionario de temperatura
Se usa para medir la estabilidad del voltaje de salida ante cambios en la
temperatura. Suele medirse en ppm/C.
a Temperatur
Referencia
Referencia
TC
F
c
c
=
1
( 11 )
Precisin inicial (Initial Accuracy)
Tolerancia del voltaje de salida de la referencia despus que se pone en marcha
el dispositivo por primera vez desde de su fabricacin. Este parmetro refleja las
variaciones en el proceso de fabricacin.
Precisin (Accuracy)
Indica la independencia respecto de la fuente de alimentacin, temperatura y
proceso de fabricacin de la referencia.
Reference
Reference Reference Reference
Accuracy
LNR TC IC
A + A + A
= ( 12 )
Relacin de rechazo de fuente de alimentacin (Power Supply Rejection Ratio).
Es la relacin en tensin alterna residual a la salida con respecto las
componentes de tensin alterna o niveles de ruidos producidos en la entrada.
2.2.2.3 Temperatura en el MOS
La dependencia con la temperatura de un transistor MOS, est dada por la
tensin umbral (V
TH
) y la movilidad ().
Tensin Umbral
La tensin umbral vara linealmente con la temperatura, a medida que esta
aumenta, el voltaje disminuye.
) ( ) ( ) ( 0 0 T T T V T V
VT TH TH
= o
( 13 )
VT
vara de 1mV/C a 4mV/C
Movilidad
La movilidad se ve afectada por dos mecanismos de dispersin. Uno se debe a
las vibraciones de los tomos a cualquier temperatura. El otro es producido por la
concentracin de impurezas en el material [6].
La ecuacin general que describe la variacin de la movilidad respecto de la
temperatura es:
( ) ( )
m
T
T
T T

=
|
|
.
|
\
|
0
0

( 14 )
donde T
0
es la temperatura de referencia y m es el exponente de la temperatura
que varia entre 1 y 2,5.
Coeficiente De Temperatura Nulo (ZTC).
Como se dijo anteriormente, a medida que la temperatura aumenta, tanto el
voltaje umbral como la movilidad decrecen. Pero estos decrecimientos tienen efectos
opuestos en la corriente de drain.

37

( )
2
0
2
1
TH GS x n D
V V
L
W
c I =
( 15 )
Una menor tensin umbral tiende a incrementar la corriente, pero un menor valor
de movilidad tiende a decrementarla. A cierto valor de voltaje gate-source, esta
mutua compensacin, resulta en el coeficiente de temperatura nulo, un punto
particular de polarizacin en el transistor CMOS [6] tal como se aprecia en la figura
x.

Figura 40 - Transconductancia de un transistor NMOS.
2.2.3 Implementaciones
2.2.3.1 Independencia de VDD
Una forma de lograr la independencia de VDD es en modo corriente. El primer
circuito estudiado se presenta en la figura xa.

Figura 41 - a)Referencia Modo Corriente. b)Referencia 1ra Modificacin.

Aqu se ve que:
S out GS GS
R I V V + =
2 1
( 16 )
( )
( )
1
2
L W
L W
K =
( 17 )
TH
x n
D
GS
V
L W c
I
V + =
0
2
( 18 )

38

( ) ( )
S out TH
P x P
out
TH
P x p
out
R I V
L W K c
I
V
L W c
I
+ + = +
3
0
4
0
2 2

( 19 )
( )
S out
P x p
out
R I
K L W c
I
= |
.
|
\
|

1
1
2
0
( 20 )
( )
2
2
0
1
1
1 2
|
.
|
\
|
=
K R L W c
I
S N x n
out
( 21 )
donde
n
es la movilidad, C
0x
es la capacitancia entre gate y el xido y K la
relacin entre la talla de los transistores.
Se deduce de esta manera que I
out
es una corriente independiente de V
DD
con la
cual podemos luego obtener una tensin que cumpla la misma caracterstica.

Al estar R
S
entre el surtidor de M
2
y el bulk, estos se encuentran a distinto
potencial ocasionando de esta manera el llamado efecto cuerpo (body effect). Este
fenmeno ocasiona el incremento del potencial umbral. En nuestro caso particular
esto resulta un problema, debido a las limitaciones de amplitud de tensin en un chip
alimentado por radiofrecuencia. Mientras ms pequea sea la tensin umbral mejor
ser para nuestro diseo.
La solucin de este problema se obtiene con el circuito de la figura xb. Aqu se ha
movido nicamente R
S
hacia el surtidor de M
4
, para lo cual se establece un pozo
propio para este transistor. As los transistores M
4
y M
3
deben fabricarse en pozos
independientes de material tipo N. De acuerdo con las reglas de diseo, esto
producir un aumento en el rea utilizada.
Siendo K la relacin entre la talla de los transistores, se puede ver que:
S out GS GS
R I V V + =
4 3
( 22 )
( )
( )
4
3
M
M
L W
L W
K =
( 23 )
el resultado es equivalente:

( )
2
2
0
1
1
1 2
|
.
|
\
|
=
K R L W c
I
S P x p
out
( 24 )
Si el incremento del rea producido por el circuito anterior es indeseable, este
puede ser modificado como lo indica la figura xa. Aqu no solo eliminamos el efecto
cuerpo (body effect), sino que tambin evitamos el exceso de rea.

Figura 42 - a) Referencia 2da Modificacin. b) Referencia Modo Tensin [7].

Se aprecia que las ecuaciones se mantienen:

39

S out GS GS
R I V V + =
2 1
( 25 )
con K la relacin entre la talla de los transistores:
( )
( )
1
2
L W
L W
K =
( 26 )
la corriente de referencia tampoco vara:
( )
2
2
0
1
1
1 2
|
.
|
\
|
=
K R L W c
I
S N x n
out

( 27 )
Otra posibilidad de trabajo es en modo tensin. Ver figura xb. En este caso la
tensin en V
4
sigue a la tensin de V
DD
. A este nodo se conecta la gate de T
4
para
contrarrestar las variaciones de V
DD
.
Se puede ver que:
|
|
.
|
\
|
+
+
+
=
1 1
4
1
1
1
1 K
V
K
V
V
THP
DD
( 28 )
( )
( )
2
1
1
L W
L W
K =
( 29 )
2
5
K
V
V V
THP
DD
=
( 30 )
( )
( )
4
3
2
L W
L W
K =
( 31 )
2
6
K
V
V
THP
=
( 32 )
A diferencia de los circuitos anteriores en los que la independencia se lograba a
travs de una corriente, aqu es una tensin (V
6
) la que rechazar las variaciones de
VDD.
Al no requerir ninguna resistencia, este circuito presenta una ventaja frente a los
dems en cuanto al rea de integracin.
2.2.3.2 Generacin de corrientes PTAT y CTAT
Para lograr la independencia respecto de la temperatura es necesario generar
corrientes o tensiones PTAT y CTAT. Retomando el circuito de la Fig. 5a, y
diferenciando (15) respecto de la temperatura, se puede obtener:
( )
|
|
.
|
\
|
c
c
+
c
c
|
.
|
\
|
=
c
c
T
R
R T K R L W c T
I
S
S
n
n S N x n
out
2 1 1
1
1 2
2
2
0

( 33 )
0
2 1
>
|
|
.
|
\
|
c
c
+
c
c
=
c
c
T
R
R T
I
T
I
S
S
n
n
out
out

( 34 )
Un aumento de la temperatura produce que I
out
aumente proporcionalmente,
demostrando que esta corriente es del tipo PTAT.
Se puede generar una corriente que disminuya con el aumento de la temperatura
con el circuito de la Fig. 5b. Se puede ver que:

40

( ) ( )
2
2
2
6 0 6
1
1
2
1
|
|
.
|
\
|
=
K
V L W c I
THP T x p D

( 35 )
diferenciando:
( ) ( )
|
|
.
|
\
|
c
c
+
c
c
|
|
.
|
\
|
=
c
c
T
V
V T K
V L W c
T
I
THP
THP
p
p
THP T x p
D
2 1
1
1
2
1
2
2
2
6 0
6

( 36 )
0
2 1
6
6
<
|
|
.
|
\
|
c
c
+
c
c
=
c
c
T
V
V T
I
T
I
THP
THP
p
p
D
D

( 37 )
En este caso I
D6
es una corriente CTAT, que luego podr sumarse con una PTAT
para lograr la estabilidad trmica.
El principio de referencia de temperatura tambin puede ser en forma de resta
escalada. Esto significa restarle escaladamente a una tensin del tipo CTAT, otra de
igual caracterstica de modo q dicha operacin cancele el efecto de la temperatura.
2.2.4 Referencia Nmero 1: Suma de Vgs debajo ZTC
2.2.4.1 Introduccin
Esta referencia se desempea sumando los voltajes gate-source de dos
transistores NMOS que operan en la regin de saturacin. Ambos transistores
trabajan debajo del coeficiente de temperatura nulo (ZTC), de esta manera la
referencia puede funcionar con voltajes de alimentacin muy bajos.
2.2.4.2 Funcionamiento
Es una referencia de voltaje que se puede realizar con procesos CMOS de
fabricacin estndares. Esta referencia emplea fuentes de corriente PTAT que se
utilizan para polarizar dos transistores NMOS conectados como diodo. Estos operan
debajo de su punto ZTC, de tal manera que sus voltajes de drain tengan coeficientes
de temperatura opuestos. Luego, en una resistencia que conecta ambos drains se
puede encontrar un punto en donde el voltaje no vara con la temperatura.
En la figura x observamos el circuito completo. Aqu se distinguen las tres partes
del circuito:
Parte 1: Ms1, Ms2, Ms3 son los transistores que forman el circuito de arranque.
Parte 2:M1, M2, M3, M4 y Rb forman el circuito polarizador, donde se genera una
corriente PTAT.
Parte 3: M5, M6, M7, M8, R1 y R2 constituyen el ncleo de la referencia.
Particularmente M5 y M6 copian y distribuyen la corriente PTAT generada en la
parte 2 por las ramas. M7 y M8 se conectan como en configuracin diodo y son
polarizados debajo de su ZTC.

41

Rb
R1 R2
Ms1
Ms2
Ms3
M3 M4
M7 M8
M1 M2 M5 M6

Figura 43 - Circuito de la referencia nmero 1

En la figura x observamos como vara la tensin V
REF
en funcin de la temperatura,
en este caso la tensin proveniente del rectificador es de 1.5 voltios. La grfica
muestra que bajo estas condiciones de funcionamiento tiene un coeficiente de
temperatura de 74.07 ppm/C

C ppm
a Temperatur
Referencia
Referencia
TC
F
/ 07 . 74
) 50 ( 150
) 586883 . 0 596512 . 0 (
650 . 0
1 1
=

=
c
c
=

Figura 44 VREF vs. Temperatura

Es tambin interesante conocer la variacin de V
REF
con respecto a la
temperatura, pero con diferentes valores de voltaje provenientes del rectificador. En
Temperatura
-60 -40 -20 0 20 40 60 80 100 120 140 160
VREF
586mV
588mV
590mV
592mV
594mV
596mV
598mV
I
B

I
8
I
7

V
REF

42

la figura x se observa lo que ocurre cuando se vara la tensin de entrada. sta vara
entre 1.25 voltios (verde), 1.5 voltios (rojo), 1.75 voltios (azul) y 2 voltios (amarillo).

Figura 45 - VREF vs. Temperatura (variando Ventrada)

Ahora se quiere conocer la variacin de V
REF
con relacin a la tensin de entrada
que se obtiene desde el rectificador. En la figura x observamos lo anteriormente
descripto agregando las diferentes curvas que representan la temperatura. Esta
vara entre -50C y 150C. Es claro que a partir de 1.5V en la tensin de entrada, la
referencia es casi independiente de la temperatura y de las variaciones provenientes
de la tensin del rectificador.

Temperatura
-60 -40 -20 0 20 40 60 80 100 120 140 160
VREF
520mV
540mV
560mV
580mV
600mV
620mV

43

Figura 46 - VREF vs. Ventrada (variando la temperatura)

La figura x es la misma figura anterior, pero en este caso se presta especial
atencin al sector para el cual fue diseada la referencia. Las diferentes curvas que
se observan representan diferentes valores de temperatura. Su variacin es de
-50C a 150C como en el grfico anterior.

Figura 47 - VREF vs. Ventrada (entre 1.4 y 3 voltios) (variando la temperatura)

700mV
Vrectificador
0V 0.5V 1.0V 1.5V 2.0V 2.5V 3.0V
VREF
0V
100mV
200mV
300mV
400mV
500mV
600mV
Vrectificador

1.4V 1.6V 1.8V 2.0V 2.2V 2.4V 2.6V 2.8V 3.0V
VREF
560mV
580mV
600mV
620mV
640mV
660mV
Aumento
de TEMP

44

A continuacin observamos la figura x, donde se representa la transconductancia
de un transistor NMOS. Aqu se distingue el punto donde el coeficiente de
temperatura es nulo (ZTC), debajo de este punto estn polarizados ambos
transistores NMOS (M7, M8). Uno de ellos aumenta su voltaje drain-source con la
temperatura y el otro la disminuye, entre las resistencias R1 y R2 se obtiene la
tensin de referencia.

Figura 48 Transconductacia de un transistor NMOS(Tecnologa AMIS 0.5m)

En las figuras x, x y x se observa el resultado de la interconexin de un
rectificador dickson con el circuito de referencia. Se trata de un rectificador dickson
de 8 etapas con voltajes provenientes de la antena de 1.25, 1.5, 1.75 voltios
respectivamente. De esta serie de simulaciones se puede deducir que
independientemente de la tensin proveniente del rectificador siempre la referencia
se mantiene aproximadamente en 650mV. Es importante aclarar que a la salida de
la referencia se coloc una carga que produce un consumo de 5A. Cabe recordar
que estas mediciones son a temperatura ambiente (25C).

VOLTAJE GATE-SOURCE
440mV 480mV 520mV 560mV 600mV 640mV 680mV 701mV
I
10.0uA
20.0uA
30.0uA
40.0uA
2.4uA
47.9uA
C
O
R
R
I
E
N
T
E

D
E

D
R
A
I
N
ZTC
VGS
PTAT VGS
CTAT

45

Figura 49 VREF y VREC vs. Tiempo(1.25 Voltios provenientes de la antena)


Tiempo
Vreferencia Vdickson
-1.0V
-0.5V
0V
0.5V
1.0V
1.5V
2.0V
2.5V
1.5 Voltios
Tiempo
Vreferencia Vdickson
-0.8V
-0.4V
0V
0.4V
0.8V
1.2V
1.6V
1.25Voltios

46


Finalmente se necesita conocer el comportamiento del circuito completo con
respecto a la temperatura. Para ello se hace una variacin de -50C, 50C y 100C y
se obtiene el resultado presentado en la figura x. De nuevo se puede apreciar que la
referencia se mantiene casi constante independientemente de las variaciones de
temperatura.

Figura 52 VREF vs. Tiempo (Variando la Temperatura)
Tiempo
Vreferncia Vdickson
-1.0V
0V
1.0V
2.0V
3.0V
1.75 Voltios

Tiempoo
VREF
-200mV
0V
200mV
400mV
600mV
800mV

47

2.2.4.3 Referencia Nmero 2: Ponderacin de corrientes inversas
2.2.4.4 Introduccin
La tensin gate-source de un transistor MOS trabajando en la regin sub-umbral,
luego de ser polarizado con un corriente constante, es utilizada en este circuito para
compensar los efectos de la temperatura en la seal de salida de la referencia. Esta
tensin, en esas condiciones, decrece con la temperatura de manera casi lineal.
Por otro lado, con alguno de los circuitos anteriormente explicados se obtiene una
corriente PTAT.
Luego a travs de la suma de dos corrientes logramos una tensin de referencia
independiente de la temperatura.
2.2.4.5 Funcionamiento
En la figura x observamos el circuito completo. Aqu se distinguen las tres partes
del mismo:
Parte 1: Ms1, Ms2, Ms3 son los transistores que forman el circuito de arranque.
Parte 2: M1, M2, M3, M4 y Rb forman el circuito polarizador, donde se genera una
corriente PTAT.
Parte 3: M5, M5, M6, M7, M8, M9, R2 y C1 constituyen el ncleo de la referencia.
Particularmente M5 copia y multiplica la corriente PTAT generada en parte 2. La
corriente que circula por la resistencia R2 depende del voltaje V
GS
de M9.y como se
dijo anteriormente este voltaje decrece con la temperatura. Los transistores M6, M7,
M8 y M9 a travs de una realimentacin negativa mantienen a esa corriente. Luego
los transistores M10 y M11 suman las corrientes CTAT y PTAT respectivamente
sobre la resistencia R3. C1 es un capacitor de compensacin y C2 ayuda a
mantener la estabilidad en la carga.
2
9
2
R
V
I
GS
R
= ( 38 )
3
) / (
) / (
) / (
) / (
2
7
10
1
3
11
xR xI
L W
L W
xI
L W
L W
V
R R REF (
+ = ( 39 )

Ms2
Ms3
R1
M6 M10 M11
C1
C2
R2
M7
R3
M8 M9
Ms1
M2 M4
M1 M3
M5

Figura 53 - Circuito de la referencia nmero 2

V
REF

48

2.2.4.6 Simulaciones
En la figura x se observa como vara la tensin V
REF
en funcin de la temperatura, en
este caso la tensin proveniente del rectificador es de 1.6 voltios. De la grfica,
obtenemos un coeficiente de temperatura de 18.66 ppm/C bajo estas condiciones
de funcionamiento.
C ppm
a Temperatur
Referencia
Referencia
TC
F
/ 66 . 18
) 50 ( 150
) 0472 . 1 0433 . 1 (
0455 . 1
1 1
=

=
c
c
=

Figura 54 - VREF vs. Temperatura

Es tambin interesante conocer la variacin de V
REF
con respecto a la
temperatura, pero con diferentes valores de voltaje provenientes del rectificador. En
la figura x se observa que ocurre cuando se varia la tensin de entrada entre 1.25
voltios (verde), 1.5 voltios (rojo), 1.75 voltios (azul), 2 voltios (amarillo). Para el caso
de la entrada de 1.25 voltios el circuito no tiene un desempeo adecuado.

Temperatura
-60 -40 -20 0 20 40 60 80 100 120 140 160
VREF
1.043V
1.044V
1.045V
1.046V
1.047V
1.048V

49

Figura 55 - VREF vs. Temperatura (variando Vrectificador)

Ahora se quiere conocer la variacin de V
REF
con relacin a la tensin de entrada
que se obtiene desde el rectificador. En la figura x observamos lo anteriormente
descripto agregando las diferentes curvas que representan la temperatura. La misma
vara entre -50C y 150C. Se deduce que a partir de 1.5V en la tensin de entrada,
la referencia es casi independiente de la temperatura y de las variaciones
provenientes de la tensin del rectificador.

Temperatura
-60 -40 -20 0 20 40 60 80 100 120 140 160
VREF
0.5V
0.6V
0.7V
0.8V
0.9V
1.0V
1.1V
1.2V

50

Figura 56 - VREF vs. Vrectificador(variando la temperatura)

La figura x representa lo mismo anterior, pero en este caso se presta especial
atencin al sector para el cual fue diseada la referencia. Las diferentes curvas que
se observan corresponde a una variacin de la temperatura entre -50C y 150C.

Figura 57 - VREF vs. Vrectificador (entre 1.4 y 3 voltios) (variando la temperatura)

Como se dijo anteriormente, sobre la resistencia R3 se suman dos corrientes
inversas con respecto a la temperatura. Del transistor M11 se obtiene una corriente

Vrectificador
1.4V 1.6V 1.8V 2.0V 2.2V 2.4V 2.6V 2.8V 3.0V
VREF
0.6V
0.7V
0.8V
0.9V
1.0V
1.1V
1.2V
1.3V

Vrectificador
0V 0.5V 1.0V 1.5V 2.0V 2.5V 3.0V
VREF
0V
0.2V
0.4V
0.6V
0.8V
1.0V
1.2V
1.4V

51

PTAT y del M10 una CTAT. En la figura x se pueden observar las variaciones de
estas corrientes con respecto al cambio de la temperatura.

Figura 58 Suma de corriente PTAT y CTAR sobre R3

En las figuras x, x y x se observa el resultado de la interconexin de un
rectificador dickson con el circuito de referencia numero 2. Se trata de un rectificador
dickson de 8 etapas con voltajes provenientes de la antena de 1.5, 1.75, 2 voltios
respectivamente. De esta serie de simulaciones se puede deducir que
independientemente de la tensin que proviene del rectificador, la referencia se
mantiene alrededor de 1V. Es importante aclarar que a la salida de la referencia se
coloc una carga que produce un consumo de 5A. Cabe recordar que estas
mediciones son a temperatura ambiente (25C).

Temperatura
-60 -40 -20 0 20 40 60 80 100 120 140 160
Corriente en M11
6.5uA
7.0uA
7.5uA
Corriente en M10
28uA
32uA
36uA
40uA
44uA

52



Tiempo
Vrectificador Vreferencia
-0.5V
0V
0.5V
1.0V
1.5V
2.0V
2.5V
3.0V

Tiempo
-1.0V
0V
1.0V
2.0V
3.0V
4.0V
1.75 Voltios
1.5 Voltios

53

Figura 61 VREF y VREC vs. Tiempo(2 Voltios provenientes de la antena)

Por ltimo se quiere conocer el comportamiento del circuito completo con
respecto a la temperatura. Para ello se hace una variacin de -50C, 50C y 100C y
se obtiene el resultado de la figura x. De nuevo se puede apreciar que la referencia
se mantiene casi constante independientemente de las variaciones en la
temperatura.

Figura 62 - VREF vs. Tiempo (Variando la Temperatura)

Tiempo
-1.0V
0V
1.0V
2.0V
3.0V
4.0V
Tiempo
VREF
-0.2V
0V
0.2V
0.4V
0.6V
0.8V
1.0V
1.2V
2 Voltios

54

2.2.5 Conclusiones
Este trabajo presenta una descripcin general de un proyecto acadmico, en el
cual convergen diferentes lneas de investigacin. Se busca conformar una
arquitectura bsica que permita la implementacin de chips tags remotamente
energizados a travs de antenas que irradien y recojan la seal de RF. En particular
incluye un estudio de diferentes topologas de referencias presentes en sistemas en
un chip.
Otra parte del proyecto contina en proceso de diseo y lo abordado en este
trabajo se encuentra en la etapa de simulacin, esperando contar con los resultados
experimentales para la fecha de realizacin de la escuela.

55

3 Conclusiones
3.1 Impacto Econmico-Ambiental
3.1.1 Impacto ambiental
El Silicio es un elemento qumico metaloide (parecido al metal) y forma parte de
los carbonoideos. Debido a que es un material semiconductor muy abundante, es
muy interesante para la industria electrnica y microelectrnica como material bsico
para la creacin de obleas o chips.
No es caro, se encuentra presente actualmente en el 27% de la corteza terrestre
(es el segundo elemento ms abundante), lo que hizo posible construir
computadoras y otros artefactos electrnicos a precios razonables. El 80% del silicio
utilizado en el mundo se destina a la fabricacin de circuitos integrados y el 20%
restante se lo utiliza en la fabricacin de celdas solares.
Como elemento aislado no se lo considera muy nocivo para el ser humano. Su
peligrosidad est relacionada con el hecho de que es el elemento clave e
indispensable en cualquier aparato electrnico como computadoras, celulares,
monitores, etc. Todos ellos, en mayor o menor medida, son altamente
contaminantes y poco degradables.
Su tiempo de degradacin es aproximadamente 123 aos, por lo tanto si hoy se
dejara de producir necesitaramos hasta el ao 2132 para librarnos de l. Por lo
tanto su impacto ambiental es una preocupacin a largo plazo.
Hace ya varios aos, en el 2003, la Coalicin de Txicos de Sillicon Valley (la
matriz ubicada en California, cuna de la mayora de los avances en Informtica),
dej constancia que fueron desechadas solo ese ao 24 millones de computadoras.
Solo un 14 % fue reciclado, segn la Agencia de proteccin Ambiental de EE.UU.
Extrapolando esto al contexto mundial y sumando los desechos creados desde la
invencin del primer microchip, posiblemente encontraremos a uno de los peores
casos de contaminacin de la historia. La contaminacin generada por alta
tecnologa es considerada miles de veces ms perjudicial que el dixido de carbono.
Con respecto a la fabricacin de microchips debemos hacer una nueva crtica: La
empresas fabricantes de chips (foundries) producen contaminaciones gravsimas en
el aire. Es as que, la Oficina de Recursos del Aire de California determin que para
el 1 de enero de 2012 las empresas que producen microchips, microtransmisores y
telfonos celulares, entre otros, debern haber reducido la contaminacin que
generan mediante instalacin de equipos reguladores.
Segn estudios cientficos que revis la oficina, la industria de alta tecnologa,
aunque son pocas empresas, produce gases flourinatados, que son hasta 23 mil
veces ms potentes que el dixido de carbono en provocar el cambio climtico. El
riesgo de esos gases oscila y se considera que pueden contaminar entre 6500 y
23900 veces ms que la contaminacin regular de los vehculos, incluidos los de
diesel.
Si nos enfocamos ahora particularmente en el posible impacto de la tecnologa
RFID, podemos ver que tiene un potencial si se quiere negativo. Si esta tecnologa
realmente se desarrolla como es de esperar, en poco tiempo cada objeto y cada
persona tendr un tag o etiqueta. Esto significa miles de millones de nuevos chips

56

fabricados acompaados con su ya mencionada contaminacin e impacto
ambiental.

3.1.2 Impacto ECONOMICO Y SOCIAL
Los enormes desafos que tiene RFID en su implementacin en cada producto
requiere de adopciones masificadas para la reduccin de sus costos; aunque este
tipo de tecnologa brinda una amplia gama de soluciones y sobre todo aplicaciones
que van ms all de la completa identificacin de cada producto. La primera gran
barrera actual de uso de la tecnologa RFID es el coste y su retorno de inversin.
Actualmente este estudio no es tarea fcil, principalmente por la falta de
estandarizacin y de normalizacin. Si dentro de 5 aos se planteara la misma
pregunta seguramente el cambio generacional en diferentes aspectos sera muy
diferente al actual. Despus de alcanzar la integracin en la codificacin a nivel
mundial, que se avance en los aspectos de diseo, de estandarizacin de bandas,
de libertad de las mismas, se podr decir que es posible conocer la trazabilidad del
producto.
3.1.2.1 Implementacin Exitosa
Adecuar ordenadamente los procesos de RFID implica:
- Anlisis de la factibilidad de la automatizacin con RFID:
o Trabajar de la mano con el socio tecnolgico para validar el caso de
negocio de RFID el cual debe apoyar los procesos de negocio y sus
metas.
o Cabe mencionar que dentro de este anlisis pueden intervenir varios
grupos multidisciplinarios de manera que la solucin realmente justifique y
sea un beneficio tangible e intangible para la organizacin.
- Anlisis del Proceso:
o Establecer el alcance del proyecto y medir las recomendaciones para
configuraciones de hardware (Tipo, cantidad y ubicacin), software y
middleware.
o Es importante que todas las personas claves se encuentren involucradas
dentro de este anlisis, pues ellos sern quienes trabajarn con la
tecnologa, adems de que en mucho de los casos los procedimientos
actuales de negocio cambiarn significativamente con la adopcin de la
tecnologa.
- Anlisis del Lugar:
o El consultor deber llevar a cabo un anlisis de layout de la planta, en el
que se determine la presencia y nivel de alguna interferencia de RFID.
o A lo largo del examen del lugar, validar las recomendaciones efectuadas
en el Anlisis del Proceso.
o Al etiquetar y leer los productos, bajo condiciones actuales, determinar
rangos de lectura y necesidades.
- Instalacin:
o El integrador deber colocar los lectores y antenas. De igual forma, dirigir
la construccin de portales y otros equipos necesarios de acuerdo al
Anlisis del Lugar.

57

o Antes de finalizar el proyecto, correr pruebas de operacin de los sistemas
y equipos para asegurar su desempeo de acuerdo a las expectativas.
- Mantenimiento:
o Deber de ser considerado como pieza fundamental para la continuidad
de las operaciones una vez trabajando con RFID, ya que una vez que la
compaa se monta en esta tecnologa innovadora ser muy difcil el
poder prescindir de ella.

Por todo lo anterior es recomendable antes de poder hacer cualquier
implementacin a gran escala el realizar siempre un piloto, en donde se pueda
obtener de manera real todas las mtricas necesarias que nos ayuden a poder medir
un impacto si se hiciera a gran escala y ponderar los beneficios, as como los
cambios para la mejora de los procesos dentro de la compaa.
En la medida que las organizaciones se acerquen a proveedores de tecnologa
calificados, se obtendrn las mayores ventajas de la Identificacin por
Radiofrecuencia.
Est muy claro que todava, los tags RFID son ms caos que su competidor, el
cdigo de barras. Adems, en su fabricacin se trabaja con diseos microscpicos
costosos para su produccin. Sin embargo, las mejoras tecnolgicas y grandes
producciones permiten que el chip comience a ser ms econmico. Esto permitir el
ingreso en escalas de utilizacin de masa crtica adecuada y en sectores no tan
complicados como los actuales y que no tienen el valor aadido necesario que
plantee la necesidad de la rentabilidad. Las curvas presentadas en la figura xxx
muestran la reduccin del costo de los tags mientras mayor sea la produccin.

Figura 63 Los costos se reducirn a medida que se incremente el volumen de produccin de etiquetas

Cuando se hayan superado los costes primarios, en la prctica se tendr que
plantear otros problemas distintos a los tecnolgicos, de estandarizacin, de
utilidades. Uno de los cules podra ser el cambio cultural. La idea de que todo va a
estar bajo control, puede generar controversias, por ejemplo, la falta de seguridad de
los datos y la privacidad de las personas.

58

4 Apndice
En este capitulo se examina las caractersticas de los transistores MOS en mayor
detalle para predecir su comportamiento real. Se hace foco en las operaciones
estticas (DC) de los transistores.
4.1 Transistor MOS
La corriente se debe exclusivamente a los portadores mayoritarios y va de la
fuente al drenador. Se modula mediante un potencial aplicado en la puerta del
transistor. Si los portadores mayoritarios son electrones el transistor es NMOS. Si los
portadores mayoritarios son huecos es PMOS.
Si el canal por el que se mueven los portadores aparece al aplicar el potencial
en la puerta es de enriquecimiento (enhancement). Si el canal se fabrica junto con el
resto del transistor y al aplicar el potencial en la puerta se elimina, es de
empobrecimiento.
El voltaje de puerta se aplica entre la puerta y el sustrato.
Existen cuatro tipos de transistores MOS, pero en este trabaja se utilizan solo las
dos subrayadas:
a) NMOS de enriquecimiento
b) PMOS de enriquecimiento
c) NMOS de empobrecimiento o deplexin
d) PMOS de empobrecimiento o deplexin
4.2 Transistor NMOS de Enriquecimiento.
Los portadores mayoritarios son los electrones. Su estructura es la siguiente:
tiene un sustrato P ligeramente dopado y dos regiones N+ fuertemente dopadas
difundidas dentro del sustrato. Entre estas dos regiones hay una regin estrecha del
sustrato llamada canal. Sobre el canal hay una capa (layer) aislante, oxido de silicio
SiO2 llamada Gate Oxide u xido de puerta. Sobre el oxido hay un layer de
polisilicio llamada puerta (Gate). Como el oxido es aislante la corriente (D.C.) entre
la puerta y el canal es 0. No existe distincin entre fuente y drenador (simetra de la
estructura).

MODO DE OPERACIN
Suponemos en todo momento Vsustrato=Vfuente
Recordar que:

VGS= VG-VS
VDS= VD-VS

VGS=0 Y VDS>0

59

Suponemos un potencial positivo VDS aplicado entre la fuente y el drenador.
Como VGS=0 no existe canal no existe corriente de la fuente al drenador.

VGS>0 Y VDS=0
Como VGS>0 aparece un campo elctrico E a travs del sustrato que atrae a los
electrones y repele a los huecos. Si VGS es lo suficientemente grande la regin bajo
la puerta se convierte de tipo P a tipo N (debido a la acumulacin de electrones
atrados) y proporciona un camino entre la fuente y el drenador.

Potencial umbral (Treshold) (Vt): Potencial mnimo necesario para que aparezca
el canal .

VGS>0 y VDS >0
Existe canal. Cuando el VDS>0 el canal no es uniforme. Esto se debe a la cada
de potencial en la componente horizontal del campo debido a la conduccin
elctrica. El campo en cada punto del canal tiene dos componentes:
La vertical que se debe al VG y que no depende de Y
La horizontal que se debe a VDS y que vara con X
La intensidad de corriente en el canal depende de la relacin que exista entre
VDS y VGS=VGB.
Se llama Voltaje efectivo de puerta: VGS VT.
4.2.1 Zona Lineal, Resistiva, no Saturada.
Cuando el potencial efectivo de puerta es mayor que el voltaje del drenador el
canal es lo suficientemente profundo VGS VT > VDS.

IDS = [{VGS - VT} VDS - (VDS)2 / 2]

60

Aunque esta regin se llama lineal en realidad solo se cumple esta condicin
cuando el trmino (VDS)
2
/2 es muy pequeo, es decir:

VDS << VGS-VT

Siendo el factor de ganancia del transistor MOS. Que viene dado por la
siguiente expresin:

= ox [W / L] / tox

= movilidad de canal.
ox = permisividad del aislante de la puerta [o cte. dielctrica].
tOX = grosor del aislante.
W = anchura del canal.
L = longitud del canal.
KP = parmetro de transconductancia.

KP = ox / tox

Se puede re-expresar como KP = COX.
COX la densidad de capacidad del canal [capacidad / rea].

4.2.2 Zona Saturacin.
Potencial efectivo de puerta inferior al potencial entre le drenador y la fuente.

VGS - VT < VDS ; VGD < VT ( Pinch - Off).

El canal no alcanza el drenador. En este caso la corriente no se produce a travs
del canal, sino a travs de la zona de deplexin; canal de resistencia muy elevada
IDS = cte.
El voltaje a travs de un canal permanece fijo al valor VGS VT.

IDS = [ VGS - VT]2 / 2

Se obtiene de la no saturada sabiendo que la saturacin comienza en VDS =
VGS-VT.
La corriente de canal es controlada por el potencial de puerta, prcticamente
independiente del potencial drenador.

61

4.2.3 Caractersticas de Transferencia de un NMOS de Acumulacin.

Notar que para un VDS constante al aumentar el VGS el transistor pasa primero
por la regin de saturacin que por la regin lineal. Esta es la forma natural de
trabajo de las puertas cmos. Los potenciales Vds no se ven modificados hasta que
no se modifican los potenciales de puerta.

4.2.4 Caractersticas de Salida de un NMOS de Acumulacin.

Darse cuenta que para un VGS constante las regiones de trabajo por las que
pasa el transistor cuando crece el VDS son lineal saturacin.

4.3 Transistor PMOS de Acumulacin.

El estudio es idntico al anterior, pero recordado que en este caso los portadores
son huecos. El potencial aplicado en D y el potencial aplicado en G deben ser
negativos respecto al potencial VS. Como VGS < 0 por induccin se crea un canal
P+ entre S y D. Por otro lado como VDS< 0 la ID lleva el sentido de los huecos que
irn hacia el potencial negativo D. Por ltimo lgicamente VT < 0.

62

Zona Corte : |VGS|<|VT| Es decir, cuando VT es mas negativo que VGS.
Zona lineal: |VGS - VT| > |VDS|.
Zona saturacin ; |VGS - VT| < |VDS|.

4.3.1 Caractersticas de Transferencia PMOS de Acumulacin para un
VDS Constante.

El estudio de los dispositivos P-MOS suele dar problemas debido al signo de los
potenciales:
VGS = -|VGS | VGS < 0
VTP = - | VTP| VT < 0
VDS = - | VDS | VDS < 0

4.4 Comparacin entre PMOS y NMOS.
Los primeros en utilizarse fueron los PMOS de acumulacin por ser de mas fcil
fabricacin. Las mejoras tecnolgicas han dado la primaca a los NMOS, habiendo
quedado los PMOS prcticamente obsoletos.
Sabiendo que la movilidad es la velocidad promedio de los portadores(Cm/s)
partido del campo elctrico( Voltio/Cm)
- Movilidad de huecos: 500 cm2/Vsg.
- Movilidad de electrones: 1300 cm2/Vsg
Segn esto en dispositivos de las mismas dimensiones:
- La I PMOS menos de la mitad INMOS
- Resistencia de PMOS casi tres veces la de un NMOS.
- Para que un PMOS y un NMOS alcancen la misma I y R se debe aumentar
lar relacin W/L PMOS
- PMOS superficie tres veces mayor.

63

Capacidades Parasitas

Qu son?

En los circuitos electrnicos, una capacidad parasita es la inevitable y
habitualmente indeseada capacidad que existe entre las partes de un componente
electrnico o un circuito simplemente por la proximidad entre estas. Todos los
elementos del circuito, ya sean inductores, diodos, y transistores tienen capacitancia
interna, esto causa que su comportamiento se diferencie de aquellos que
estudiamos como ideales.

Efectos

A bajas frecuencias las capacidades parasitas son usualmente ignoradas, pero en
circuitos de alta frecuencia son un gran problema. Pueden provocar oscilaciones
indeseadas en un circuito debido a la realimentacin, pueden producir diafona
(crosstalk) entre dos hilos de un bus de datos, limitan el ancho de banda de los
transistores haciendo un camino a masa para la seal, etc.

En los transistores MOS

En la figura x podemos observar que el transistor MOS es afectado por ocho
capacidades diferentes. En la prctica algunas de ellas son insignificantes y casi no
alteran el funcionamiento ideal del transistor. En cambio, otras como C
BS
y C
BD

afectan el funcionamiento de manera notable a altas frecuencias. Es por esto que el
simulador utilizado solo tiene en cuenta estas capacidades (como dato de entrada) y
las calcula de la siguente manera
si
C
BS
= 0 y C
BD
= 0
entonces
C
bs
= ASC
J
C
bsj
+ PSC
JSW
C
bss
+ TTG
bs

C
bd
= ADC
J
C
bdj
+ PDC
JSW
C
bds
+ TTG
ds

sino
C
bs
= C
BS
C
bsj
+ PSC
JSW
C
bss
+ TTG
bs

C
bd
= C
BD
C
bdj
+ PDC
JSW
C
bds
+ TTG
ds

donde
G
bs
= DC bulk-source conductance = dI
bs
/dV
bs

G
bd
= DC bulk-drain conductance = dI
bd
/dV
bd

Los parmetros que nosotros introdujimos para el clculo son AS, AD, PS, PD
que estn dados por la morfologa del transistor. En la figura x vemos como
calcularlos.

64

Figura 64 - Capacidades transistor MOS. Figura 65 - Calculo areas y permetros del
transistor MOS.
Efecto Body

Todos los dispositivos MOS de un circuito integrado se fabrican en un bulk
comn. Este bulk se encuentra al mismo potencial para todos los dispositivos (en
analgicos puede no ser cierto). En ocasiones los transistores se deben conectar en
serie lo que tiene como efecto un incremento del potencial gate-bulk necesario para
que empiecen a conducir.

Figura 66 -
La condicin de conduccin que se debe cumplir es V
GB
=V
T
, aunque por
comodidad se trabaja con V
GS
. Ya que generalmente se polariza el bulk del transistor
al mismo potencial que la source V
B
=V
S

Transistor T1
El bulk (B) est polarizado al mismo potencial que la source (S) entonces
V
S1
=V
B1
. La condicin de conduccin que hemos utilizado hasta el momento es
V
GS
=V
T
. Partiendo de estos dos datos vamos a buscar el valor de V
GB

V
G
-V
S
=V
T

como V
S
=V
B
V
G
-V
B
=V
T

V
GB
=V
T

M1 D1
S2
M2
G1
G2
S1
D2
VB1=VB2
I

65

Que es la misma expresin con la que hemos trabajado hasta el momento. En
este caso
V
SB
=0
Transistor T2
Como los dos transistores estn conduciendo debe haber una cada de potencial
V
S2
>V
S1
V
S2
=V
S1
+K (1)
Adems V
S1
=V
B

Condicin de conduccin V
GS
=V
T

V
G
-V
S2
=V
T

V
G
= V
T
+V
S2

de (1)
V
G
= V
T
+V
S1
+KV
T
+V
B
+K
V
GB
=V
T
+K
Efecto sustrato o efecto Body es: incremento del potencial umbral debido a la
existencia de un potencial entre el bulk y la source (V
SB
)

66

5 Bibliografa

Introducción

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Introducción

Cargado por

Copyright:

Formatos disponibles

1

También podría gustarte