15/03/2013

Universidad del Cauca

Facultad de Ingeniera Electrnica y Telecomunicaciones

Departamento de Telemtica

Sistemas de Conmutacin

Conmutadores Digitales
ITj ITk ITj ITk CONMUTADOR T

Dr. Ing. lvaro Rendn Galln Popayn, marzo de 2013

Temario
Introduccin Conmutador digital tipo S Conmutador digital tipo T Conmutador T para varios MIC Redes a etapas

15/03/2013

Evolucin de los conmutadores

Telfono de Meucci Conmutador manual Selector electromecnico

Puntos de cruce

Conmutador digital

Central Telefnica Digital

Otras centrales

CX

MA: Mdulo de Abonados MAR: Mdulo de Abonados Remoto

MTA: Mdulo de Troncales Analgicas MTD: Mdulo de Troncales Digitales GT: Generador de Tonos RxT: Receptor de Tonos

15/03/2013

Buses MIC
Codec
TX RX TX

Bus MIC RX Bus MIC TX

Bus MIC TX: Las salidas de los cdecs estn unidas. Slo uno puede transmitir en cada IT Bus MIC RX: Las entradas de los cdecs estn unidas. Slo pueden recibir en un IT (por programacin)

Conmutador Digital
Codec
Bus MIC TX Bus MIC RX

RX TX

Las entradas y salidas del conmutador son buses MIC

15/03/2013

Programacin de los Cdecs

Conexin punto a punto
Codecs

La comunicacin se establece mediante la programacin de los Cdecs Una conversacin requiere una conexin en cada sentido

Central de un bus MIC

Conexin a un bus MIC
A

Se requiere un IT en cada sentido Cuntas conversaciones se pueden establecer? Cuntos abonados puede tener la central?

15/03/2013

Central de un bus MIC

Centralita privada (PBX)
Central local

Conmutador

Versin comercial: 32 extensiones 8 troncales Time 8-32

10

Conmutador Digital
ILA A B
IT0 IT1 IT30 IT31

Buses
Tx Rx
IT0 IT1 IT30 IT31

MICEi

MICSi

Para mayor capacidad de abonados se requieren varios buses MIC Para interconectar los buses: Separar Tx y RX Conmutador

IT0 IT1

IT30 IT31

ILA C
Tx Rx

MICEj

MICSj

IT0 IT1

IT30 IT31

Buses

15/03/2013

11

Tipos de Conmutador Digital

ILA A B
IT12 IT28 MICE0 MICS0

Buses
Tx Rx AB
IT28

B A
IT12

Caso 1:
Abonados del mismo Bus MIC Los Codec se programan: mismo IT para Tx y Rx un IT para cada abonado
TX RX A 12 12 B 28 28

AB

B A

ILA

MICE1

MICS1

Buses

Tx Rx

AB: MICE0, IT12 MICS0, IT28 BA: MICE0, IT28 MICS0, IT12

12

Tipos de Conmutador Digital

AB: MICE0, IT12 MICS0, IT28 BA: MICE0, IT28 MICS0, IT12 TX RX A B
IT12 IT28 IT12 MICE0 MICS0 IT28

12

12

28 28

AB

B A

B A

AB

MICE1

MICS1

El conmutador traslada un octeto de un IT a otro en el mismo bus MIC: Conmutador Digital Tipo T (Time Switch)

15/03/2013

13

Tipos de Conmutador Digital

ILA A Buses
Tx Rx C A
IT12

Caso 2A:
Abonados en distinto Bus MIC Los Codec se programan: mismo IT para Tx y Rx mismo IT para los abonados
TX RX A 12 12 12 12 C

IT12 AC

MICE0 MICS0

IT12 CA

ILA C
Tx Rx

MICE1

MICS1

AC

IT12

Buses

AC: MICE0, IT12 MICS1, IT12 CA: MICE1, IT12 MICS0, IT12

14

Tipos de Conmutador Digital

AC: MICE0, IT12 MICS1, IT12 CA: MICE1, IT12 MICS0, IT12 TX RX A C
IT12 IT12 MICE0 MICS0

12 12

12 12

AC
IT12

C A
IT12

C A

MICE1

MICS1

AC

El conmutador traslada un octeto de un bus MIC a otro en el mismo IT: Conmutador Digital Tipo S (Space Switch)

15/03/2013

15

Tipos de Conmutador Digital

ILA A Buses
Tx Rx CA IT12

Caso 2B:
Abonados en distinto Bus MIC Los Codec se programan: mismo IT para Tx y Rx un IT para cada abonado
TX RX A 12 12 C 28 28

IT12 AC

MICE0 MICS0

CA IT28

ILA C
Tx Rx

MICE1

MICS1

IT28 AC

Buses

AC: MICE0, IT12 MICS1, IT28 CA: MICE1, IT28 MICS0, IT12

16

Tipos de Conmutador Digital

AC: MICE0, IT12 MICS1, IT28 CA: MICE1, IT28 MICS0, IT12 TX RX A C
IT12 IT12 MICE0 MICS0 IT28

12

12

28 28

AC

C A
IT28

C A

MICE1

MICS1

AC

El conmutador traslada un octeto de un bus MIC a otro y de un IT a otro: Conmutador Digital Tipo T para varios MIC

15/03/2013

17

Temario
Introduccin Conmutador digital tipo S Conmutador digital tipo T Conmutador T para varios MIC Redes a etapas

18

Conmutador Digital Tipo S

IT1 IT28 IT28 IT1

IT28

Se implementa mediante compuertas que forman una matriz de puntos de cruce: Matriz Espacial Para hacer la conmutacin, una compuerta:
Debe permanecer cerrada el tiempo de un IT (3.900 ns) para que pase todo el octeto Debe cerrarse una vez cada trama (125 s) para que pasen los octetos de la misma llamada

15/03/2013

19

Conmutador Digital Tipo S

IT1 IT28 IT28 IT1

0 0

IT0 IT1 IT28 IT31

En cada IT se cierran tantas compuertas como MIC tiene el conmutador El conmutador espacial tiene una configuracin distinta en cada IT Se requiere una Memoria de Control que indica los puntos a cerrar en cada IT: Lectura Cclica (una localidad por IT) Escritura Aleatoria (programacin del control)

20

Conmutador Digital Tipo S

IT1 IT28 IT28 IT1

Dos clases de conmutadores tipo S: Control por la Salida: Una memoria de Control para cada salida. Se programa la entrada a conectar Control por la Entrada: Una memoria de control para cada entrada. Se programa la salida a conectar

0 0

IT0 IT1 IT28 IT31

10

15/03/2013

21

Conmutador Digital Tipo S con control por la salida

IT0 IT0 IT0

Una Memoria de Control para cada salida Se programa la entrada a conectar Puede conectar una entrada con dos o ms salidas: difusin
3 3
IT0 IT1

Caractersticas de cada Memoria de Control (conmutador 4 MIC de 32 IT): Capacidad: No. de localidades: 32 = No. de IT Ancho de palabra: 2 = log2 n (n= MIC) (bits) Velocidad: 1 en cada IT No. lecturas: No. escrituras: 1 en cada conexin

IT31

22

Conmutador Digital Tipo S con control por la salida

IT1 IT28 IT0 IT28 IT1 IT0

Representacin de las conexiones: MCj(x)= i; ITx, MICEi -> MICSj

3 0
IT0 IT1 IT28 IT31

MICE3, IT0 MICS0, IT0 MC0(0)= 3 MICE0, IT1 MICS2, IT1 MC2(1)= 0 MICE0, IT28 MICS1, IT28 MC1(28)= 0

11

15/03/2013

23

Conmutador Digital Tipo S con control por la entrada

Una Memoria de Control para cada entrada Se programa la salida a conectar
IT1 IT28 IT28 IT1

No es posible la difusin

2 1

IT0 IT1 IT28 IT31

Caractersticas de cada Memoria de Control (conmutador 4 MIC de 32 IT): Capacidad: No. de localidades: 32 = No. de IT Ancho de palabra: 2 = log2 n (n= MIC) (bits) Velocidad: 1 en cada IT No. lecturas: No. escrituras: 1 en cada conexin

24

Conmutador Digital Tipo S con control por la entrada

Representacin de las conexiones: MCi(x)= j; ITx, MICEi -> MICSj
IT1 IT28 IT0 IT28 IT1 IT0

2 1

0 IT0
IT1 IT28 IT31

MICE3, IT0 MICS0, IT0 MC3(0)= 0 MICE0, IT1 MICS2, IT1 MC0(1)= 2 MICE0, IT28 MICS1, IT28 MC0(28)= 1

12

15/03/2013

25

Temario
Introduccin Conmutador digital tipo S Conmutador digital tipo T Conmutador T para varios MIC Redes a etapas

26

Conmutador Digital Tipo T

Tx IT1 Rx IT28 MICE MICS IT1 IT28 IT1

Conmutador T

siguiente trama

Traslada un octeto de un IT a otro en el mismo bus MIC Los octetos se retrasan entre el IT de llegada y el IT de salida Para ello se guardan temporalmente en una Memoria de Conversacin o Memoria Intermedia En cada IT, en la Memoria Intermedia se lee el octeto de salida y se escribe el de entrada. Ej: IT28 IT28
IT28

Conmutador T

13

15/03/2013

27

Conmutador Digital Tipo T

IT1 IT28 IT28 IT1

IT28

siguiente trama

(INTERMEDIA)

28
IT28

La Memoria de Control contiene el enrutamiento de los octetos: Lectura Cclica (una localidad por IT) Escritura Aleatoria (programacin del control)

28

Conmutador Digital Tipo T

IT1 IT28 IT28 IT1

IT28

siguiente trama

(INTERMEDIA)

La Memoria Intermedia puede operarse de dos maneras:

28
IT28

Control por la salida: escritura secuencial lectura controlada Control por la entrada: escritura controlada lectura secuencial

14

15/03/2013

29

Conmutador Digital tipo T con control por la salida

Memoria Intermedia
IT0

IT28
IT28

IT1
ITm

S/P: Serie/Paralelo

P/S: Paralelo/Serie

IT0

Representacin circuital simplificada

28

Memoria IT1 de Control

ITm

Memoria Intermedia: Los octetos se guardan en el orden en que llegan Memoria de Control: Selecciona el octeto que debe entregarse en cada IT

30

Conmutador Digital tipo T con control por la salida

Memoria Intermedia
IT0

IT28
IT28

IT1
ITm

S/P: Serie/Paralelo

P/S: Paralelo/Serie

IT0

Memoria IT1 de Control

ITm

28

En la Memoria Intermedia hay una operacin de lectura y de escritura en cada IT El IT se divide en dos partes E: Escritura, L: Lectura
Escritura de octeto recibido en IT anterior Lectura de octeto a enviar en IT siguiente

IT

15

15/03/2013

31

Conmutador Digital tipo T con control por la salida

Memoria Intermedia
IT28
IT0 IT28 ITm

IT1

Caractersticas de las memorias

(conmutador para MIC primario)

IT0

Memoria IT1 de Control

ITm

28

32

Conmutador Digital tipo T con control por la salida

Memoria Intermedia
IT28
IT0 IT28 ITm

IT1

Representacin esquemtica

IT0

Memoria IT1 de Control

ITm

28

Escritura cclica Lectura cclica

16

15/03/2013

33

Conmutador Digital tipo T con control por la entrada

Memoria Intermedia
IT28
IT0 IT1

IT1

S/P: Serie/Paralelo

ITm

P/S: Paralelo/Serie

Memoria de Control

IT0

Representacin circuital simplificada

1

IT28 ITm

Memoria Intermedia: Los octetos se guardan en el orden establecido por la Memoria de Control y se leen en el orden de almacenamiento Memoria de Control: Selecciona la localidad donde se almacena el octeto recibido en cada IT

34

Conmutador Digital tipo T con control por la entrada

Memoria Intermedia
IT28
IT0 IT1

IT1

ITm

Representacin esquemtica

Memoria de Control

IT0

IT28 ITm

Lectura cclica Lectura cclica

17

15/03/2013

35

Temario
Introduccin Conmutador digital tipo S Conmutador digital tipo T Conmutador T para varios MIC Redes a etapas

36

Conmutador T para varios MIC

4x32 IT MICE0 MICE1 MICE2 MICE3 2.048 Kbps

Memoria Intermedia
128 IT MICS0 MICS1 MICS2 MICS3

4 x 2.048 Kbps

Puede cambiar un octeto de IT y tambin de MIC Es un conmutador sin bloqueo

Equivale a un conmutador T para MIC de orden superior, con Mux de entrada y Demux de salida
Memoria de Control

18

15/03/2013

37

Conmutador T para varios MIC

Memoria Intermedia
MICE0 MICE1 MICE2 MICE3 IT28 IT0 MICS0 MICS1 MICS2 MICS3

Clculo de una posicin de memoria (en MI o MC): P = (n x IT) + MIC n= No. de MIC del conmutador
Memoria de Control
113

Ej.: Conexin con control por la salida: MICE3, IT0 MICS1, IT28
3

El octeto se guarda en MI en: P= 4 x 0 + 3 = 3 (MICE3, IT0) La salida se controla en MC en: P= 4 x 28 + 1 = 113 (MICS1, IT28) MC(113)= 3

38

Conmutador T para varios MIC

Memoria Intermedia
MICE0 MICE1 MICE2 MICE3 MICS0 MICS1 MICS2 MICS3

Caractersticas de MI: Capacidad: Localidades= n x m = 128 Ancho= 8 (bits) Velocidad: Lecturas: n en cada IT = 4 Escrituras: n en cada IT = 4

113

Memoria de Control

Caractersticas de MC: Capacidad: Localidades= n x m = 128 Ancho= log2 (n x m) = 7 Velocidad: Lecturas: n en cada IT = 4 Escrituras: 1 en cada conexin
n= No. de MIC= 4 m= No. de IT= 32

19

15/03/2013

39

Conmutador T para varios MIC

MICE0 MICE1 MICEn

Memoria Intermedia

MICS0 MICS1 MICSn

Los conmutadores T son ms econmicos que los conmutadores S por el uso de las memorias RAM Sin embargo, su tamao est limitado por la velocidad de las memorias. Para un conmutador de 32 MIC primarios:

Memoria de Control

Tiempo de acceso de MI:

tacceso=

125 s 2xnxm

n= No. de MIC m= No. de IT por MIC

tacceso=

125 s = 61 ns 2 x 32 x 32

El tiempo de acceso promedio de una memoria RAM es de 60 ns

40

Temario
Introduccin Conmutador digital tipo S Conmutador digital tipo T Conmutador T para varios MIC Redes a etapas

20

15/03/2013

41

Accesibilidad y bloqueo
Accesibilidad es la capacidad de una fuente para acceder los recursos, o de una entrada para alcanzar las salidas. Es una caracterstica estructural del conmutador

Accesibilidad total:
Todas las entradas pueden llegar a todas las salidas

Accesibilidad restringida:
Las fuentes 1 y 2 slo pueden alcanzar dos salidas

42

Accesibilidad y bloqueo
Bloqueo es una situacin que se da cuando, existiendo una entrada y una salidas libres, no es posible realizar la conexin porque no hay caminos por donde establecerla. Es una caracterstica dinmica del conmutador
I A II B

No es posible establecer la conexin entre A y B

I II

(Diagrama de pollitos)

21

15/03/2013

43

Conmutadores espaciales
La estructura ms simple que se puede tener para un conmutador es un arreglo rectangular de puntos o matriz

Matriz rectangular N x M

Matriz cuadrada de orden N

C= N x M C: Nmero de puntos de cruce

C= N2

44

Conmutadores espaciales
Si los rganos de entrada y salida son los mismos: hay dos puntos por cada par entrada-salida Se puede entonces simplificar la matriz eliminando los puntos redundantes y la diagonal (que conecta un punto con l mismo)

Matriz cuadrada de orden N

Matriz triangular con diagonal suprimida

C= N2

C=

N x (N-1) 2

22

15/03/2013

45

Conmutadores espaciales
La matriz tiene accesibilidad total y bloqueo cero Es el conmutador perfecto Pero tiene:
Un gran nmero de puntos de cruce: C N2 Baja utilizacin de los puntos de cruce: cada punto slo para un par entrada-salida Baja confiabilidad: un solo punto para cada par entrada-salida

Los puntos de cruce deben ser utilizables por mltiples pares entrada-salida: Redes a etapas

46

Red de Clos

23

15/03/2013

47

Red de Clos

48

Red de Clos
Red de tres etapas de matrices espaciales Las k matrices de la etapa intermedia provee caminos entre las etapas de entrada y salida Cada par entrada-salida tiene k posibles caminos Nmero de puntos de cruce:
C = 2Nk + k N
n
2

N: No. de entradas/salidas n: Tamao de cada grupo k: No. de arreglos intermedios

24

15/03/2013

49

Red de Clos sin bloqueo

B A k= 1 D B D A C Con k= 1 y establecidas A-A y D-D No se pueden establecer: B-B: Bloqueo en la primera etapa C-C: Bloqueo en la tercera etapa

El uso de puntos de cruce compartidos introduce la posibilidad de bloqueo

50

Red de Clos sin bloqueo

Para obtener una Red de Clos sin bloqueo se requiere: k = 2n - 1 En esta red, el nmero mnimo de puntos de cruce se obtiene con: n= N 2
(para N grande)

Nmero de puntos de cruce: Cmin = 4N 2N - 1

25

15/03/2013

51

Red de Clos sin bloqueo

Nmero de puntos de cruce en un conmutador sin bloqueo

52

Red de Clos con bloqueo

En sistemas telefnicos es posible optimizar los recursos de la red (en este caso, el tamao del conmutador) admitiendo una cierta probabilidad de bloqueo. Usando el mtodo del grafo lineal propuesto por C.Y. Lee se puede obtener la siguiente expresin para calcular la probabilidad de bloqueo de una Red de Clos: B = [1 (1 - p x n/k)2]k
Donde p : Probabilidad de ocupacin de una entrada
Grafo de Lee de una Red de Clos

El grado de congestin del conmutador depende de: su arquitectura (n y k) y grado de ocupacin de sus entradas (p)

26

15/03/2013

53

Red de Clos con bloqueo

Nmero de puntos de cruce con p= 0,1 y B= 0,002

Nmero de puntos de cruce con p= 0,7 y B= 0,002

(Bellamy, 2000)

54

Representacin espacial equivalente de conmutadores digitales

Son modelos que permiten aplicar la teora de los conmutadores espaciales a los digitales
Representacin de un Conmutador Digital Tipo S

Accesibilidad restringida para cada IT Una matriz por cada IT

27

15/03/2013

55

Representacin espacial equivalente de conmutadores digitales

Representacin de un Conmutador Digital Tipo T

MICE0 MICE1 MICEn

Memoria Intermedia

MICS0 MICS1 MICSn

Memoria de Control

Accesibilidad total Una matriz nica

56

Conmutadores digitales a etapas

Existen mltiples configuraciones de conmutadores digitales combinando los conmutadores bsicos S y T Los ms comunes son TST, y TSSST para redes mucho ms grandes
S T
T S T S

T
T T

T
T T

T
T T

S
S

S
S

S
S

T
T T

T T

T T

28

15/03/2013

57

Conmutador digital TST

MICE0 IT2

MICE0, IT2 -> MICS15, IT31

MICS0

IT7

MICE1

MICS1

IT internos
IT7 MICE15 15 7 IT31

MICS15

31

Qu tipo de control tienen los conmutadores?

Mtodo de la Antifase
Una conversacin requiere dos conexiones: A->B y B->A El Mtodo de la Antifase permite buscar y establecer las dos conexiones en forma coordinada Los caminos a buscar son los IT internos En general:
ITAB < m/2 ITBA = ITAB + m/2 Donde m: No. de IT internos
IT2

58 2 7 23 2 2 IT7 IT23

IT23

IT internos
IT7
0 23

7 15 IT31

IT31

7 31 23

31

En el ejemplo:
ITAB= 7 ITBA = 7 + 32/2 = 23

29

15/03/2013

Implementacin del conmutador TST

59

128 IT internos

Memorias de Control

60

Bibliografa
A. Rendn (2010). Conmutacin Digital. En: Sistemas de Conmutacin: Fundamentos y Tecnologas, Cap. 3, Universidad del Cauca, Popayn, Colombia. John Bellamy (2000). "Digital Telephony". 3rd edition. John Wiley & Sons, New York, USA.

30