INFORME PRCTICA 3: ALU, MULTIPLICADOR Y CONTROL DE CERRADURA

INTEGRANTES Marly R. Valverde V. Merly R. Martinez M. Freddy A. Chavarro F. Jaime E. Fals. M.

PRESENTADO A: ING. FERNANDO A. URBANO M.

CIRCUITOS DIGITALES I INGENIERA ELECTRNICA Y TELECOMUNICACIONES FIET UNIVERSIDAD DEL CAUCA 2010

2. RESUMEN

En esta prctica; como en prcticas anteriores se utilizo como herramienta bsica el software Quartus II de Altera facilitando el diseo para la realizacin de este laboratorio; teniendo en cuenta un previo anlisis de la descripcin textual y las especificaciones del funcionamiento deseado (Algebra de Boole, tablas de verdad, circuito secuencial, maquinas de estado, biestables a usar) para cada uno de los puntos a desarrollar. A continuacin se implementaron los ejercicios dados en la FPGA obteniendo como resultado el diseo y simulacin de ellos mismos (Diseo de control de las operaciones de la unidad aritmtico lgica (ALU) de 8 bits, Diseo del Multiplicador de 8bits, Diseo del control de cerradura).

3. TABLA DE CONTENIDO

2. RESUMEN................. 3. TABLA DE CONTENIDO.............................. 4. INTRODUCCION. 4.1 Diseo de control de las operaciones de la unidad aritmtico lgica (ALU) de 8 bits... 4.2 Diseo del Multiplicador de 8bits 4.3 Diseo del control de cerradura.. 5. OBJETIVOS.. 6. DISCUSIN DE RESULTADOS Punto A. Punto B.......................... Punto C. 7. CONCLUSIONES 8. REFERENCIAS

2 2 2 3 3 4 6 6 6 8 10 22 23

4. INTRODUCCIN

Los sistemas digitales tienen de acuerdo a su funcionalidad un comportamiento en diferentes estados. El diseo de estos dispositivos consiste en describir los estados del sistema de tal manera que se cumpla con los requerimientos establecidos por el cliente. En este caso se simularon tres diseos digitales, un control de la unidad aritmtico lgica, un multiplicador de 8bits y un control de cerradura donde se tuvo en cuenta el concepto de maquinas de estado, circuitos secuenciales y procedimiento requerido para la implementacin, utilizando flip flops tipo D, que son los mas adecuados para estos tres sistemas. 4.1 Diseo de Control de las Operaciones de la Unidad Aritmtico Lgica (ALU) de 8bits. En computacin, la Unidad Lgica Aritmtica (ALU), o Arithmetic Logic Unit (ALU), es un circuito digital que calcula operaciones aritmticas (como suma, resta, multiplicacin, etc.) y operaciones lgicas (si, y, o, no), entre dos nmeros. Las operaciones de una ALU son controladas a travs de tres puertos dispuestos para la seleccin de estas. Para seleccionar una operacin se requiere asignar a estos puertos el valor correspondiente al nmero de la operacin que se desea realizar con la ALU. La seleccin de estas operaciones tambin puede ser manejada por un sistema de control que permita seleccionar la operacin. Para el sistema de control de operaciones de la ALU se ideo lo siguiente: Cada operacin va hacer representada por un estado, estos estados sern llamados OP1,OP2,OP3,OP4,OP5,OP6,OP7 y OP8 que corresponden a la operaciones de 0 a 7 respectivamente a continuacin se muestra una tabla con el numero de operacin el nombre asignado, la descripcin de esta y el valor binario. NUMERO 0 1 2 3 4 5 6 7 NOMBRE OP1 OP2 OP3 OP4 OP5 OP6 OP7 OP8 DESCRIPCION Complemento de A A and B Transferencia de A A or B Decremento de A Suma Resta Incremento de A VALOR BINARIO 000 001 010 011 100 101 110 111

TABLA 1. Descripcin de Estados

Se utilizan dos seales que permiten cambiar de una operacin a otra, estas seales son: A: Seal para avanzar en una operacin, es decir para seleccionar la siguiente operacin de acuerdo a la tabla anterior. R: Seal para retroceder en una operacin, las seales A y R como ya se dijo cambian de operacin avanzando o retrocediendo respectivamente cuando estas se activan como se describe a continuacin: A = 1 Es activo R = 1 Es activo

De acuerdo a como se activan las seales el diagrama de estados es el siguiente:

Diagrama de Estados A continuacin se muestra la tabla de verdad para el estado siguiente, obtenida a partir del diagrama de estados.

ESTADO SIGUIENTE ESTADO ACTUAL

Q2

AR = 00 D2 0 0 0 0 1 1 1 1 D1 0 0 1 1 0 0 1 1 D0 0 1 0 1 0 1 0 1

AR = 01 D2 1 0 0 0 0 1 1 1 D1 1 0 0 1 1 0 0 1 D0 1 0 1 0 1 0 1 0 D2 0 0 0 1 1 1 1 0

AR = 10 D1 0 1 1 0 0 1 1 0 D0 1 0 1 0 1 0 1 0

AR = 11 D2 0 0 0 0 1 1 1 1 D1 0 0 1 1 0 0 1 1 D0 0 1 0 1 0 1 0 1

Q1 0 0 1 1 0 0 1 1

Q0 0 1 0 1 0 1 0 1

OP1 OP2 OP3 OP4 OP5 OP6 OP7 OP8

0 0 0 0 1 1 1 1

TABLA 2.Tabla de Verdad para el Estado Siguiente ECUACIONES DE ESTADO SIGUIENTE Aplicando algebra booleana se encontraron las siguientes ecuaciones: (t+1) = ( ) ( ( ( ( ( )+ )+( )+( )+ ) ( ) ( ( ( )) )) ( ( ) )( ) ) )( ) ) ( ) ( ( ) ( )) ( ( )

Q2 (t+1) = Q2 (t+1) = Q1 (t+1) = Q0 (t+1) = Q0 (t+1) =

4.2 Diseo del Multiplicador de 8bits

Es un circuito digital capaz de multiplicar dos palabras de 8bits para obtener un resultado de 8bits. A veces el tamao del resultado est limitado al mismo tamao que las entradas. Los multiplicadores combinacionales son aquellos operadores que permiten realizar la operacin de la multiplicacin mediante circuitos combinacionales, esto es, sin que exista la posibilidad de realimentacin o de almacenamiento de la informacin. El multiplicador que se ha implementado es un multiplicador por sumas y desplazamientos utilizando sumadores completos (basado en Full Adders).

El mtodo de multiplicacin por sumas y desplazamientos tiene una implementacin combinacional prcticamente directa.

En algunos sistemas se tienen limitaciones de hardware, como es en el caso del multiplicador de 8 bits, el cual solo tiene 8 bits de entrada para asignar datos. Cuando se requiere utilizar este tipo de entradas para asignar valores a diferentes variables del sistema, es necesario hacer uso de registros que permitan almacenar datos que posteriormente se pueden utilizar en operaciones. Para el multiplicador de 8 bits se implement un registro de 8 bits. 4.3 Diseo del Control de Cerradura La seguridad es parte fundamental de la vida de las personas y es una de las cosas por las cuales hay ms preocupacin, y buscar la manera de tener la mejor seguridad conlleva a realizar sistemas que se encarguen de proporcionarla. Para el caso de la electrnica digital es posible crear sistemas de contraseas para restringir el acceso a lugares que requieren de personal autorizado. El diseo que se presenta a continuacin consiste en un control de una cerradura para brindar seguridad. Este debe cumplir con los siguientes requerimientos: Solicitar un nmero de acceso de 4 dgitos para activar o desactivar la cerradura, permitir realizar el cambio de la contrasea e indicar al escribir el cuarto digito si la contrasea es correcta o no. Se establecieron 4 estados denominados D1, D2, D3 y D4, que significan digitacin del nmero de turno de 1 a 4. Los valores binarios de los 4 estados son los siguientes D1 = 00 D2 = 01 D3 = 10 D4 = 11 Algunos elementos requeridos para pensar en el diseo y escoger los estados son: Memorias de 4 dgitos de 3 bits: Son dos memorias basadas en flip flops tipo D, en las cuales se escribe la clave ingresada por el usuario, una de ellas guarda la contrasea de acceso y la otra se utiliza para intentar activar la cerradura. Estas memorias poseen un selector para indicar que cifra ser modificada. Comparador de 4 dgitos: Consiste en un circuito basado en compuertas XNOR para determinar si dos nmeros de 4 cifras son iguales, donde cada cifra es de 3 bits. Con los dos mdulos mencionados se construye el Comparador de dos Claves, que est compuesto por las dos memorias, el comparador de 4 dgitos y un selector de memoria que tiene como funcin habilitar para escritura la memoria de intentos o la memoria de contrasea, este selector requiere de una seal para cambiar de memoria.

Control para botn Enter: Consiste en un circuito con 2 flip flops tipo D que detectan el momento en que se presiona fsicamente el botn Enter, generando una seal llamada E que se sincroniza con la seal de Reloj, la cual indica que Enter fue presionado cuando E=1. El estado inicial es D1. Para el cambio de estados se tiene en cuenta que cuando el usuario escribe un digito y al presionar el botn Enter, este digito es guardado en la memoria justo antes de pasar al siguiente estado, pero cuando se digita el cuarto nmero en el estado D4 y se presiona Enter, solo se guarda el cuarto digito la primera vez que Enter es presionado. Esto quiere decir que para pasar a los estados D2, D3 y D4 a partir de D1, es necesario guardar un digito, es decir presionar Enter despus de escoger un nmero. Una vez guardado el cuarto digito, se habilita una seal que indica el final del ciclo, esta se usa para habilitar la comparacin de la clave ingresada con la clave de contrasea, que est representada por la letra C, y a la vez es una seal que interfiere en los cambios de estado. Se ide permitir el cambio de estado de D4 a D1 cuando la clave es correcta y se presiona Enter, lo cual tambin permite realizar el cambio de contrasea, habilitando a la vez una seal llamada cm (cambio de memoria) que habilita la memoria de la contrasea para escritura. Con esto se permite escribir una nueva contrasea ya que para realizar el ciclo completo del control de cerradura se requiere guardar dgitos como se explic en el prrafo anterior. Si el estado es el inicial (D1) y E=1 el estado siguiente ser D2, de la misma manera cuando el estado actual es D2 y E=1 el estado siguiente ser D3 y cuando el estado actual es D3 y E=1 el estado siguiente ser D4; pero cuando el estado actual es D4 y si C=0 (Clave incorrecta) y E=1 el estado siguiente ser D4, y cuando el estado actual es D4 y si C=1 (Clave correcta) y E=1 el estado siguiente ser D1. Por ltimo si se presiona Enter en cualquier momento, independiente del estado actual entonces el estado siguiente ser D1. A continuacin se muestra el diagrama de estados:

Diagrama de Estados

De acuerdo a este diagrama de estados, la tabla de verdad es la siguiente

ESTADO ACTUAL EC=00 Q1 D1 D2 D3 D4 0 0 1 1 Q0 0 1 0 1 Q1 0 0 1 1 Q0 0 1 0 1

ESTADO SIGUIENTE EC=01 EC=10 Q1 0 0 1 1 Q0 0 1 0 1 Q1 0 1 1 1 Q0 1 0 1 1

EC=11 Q1 0 1 1 0 Q0 1 0 1 0

TABLA 3. Tabla de Verdad de Estados

FUNCIONES DE ESTADO SIGUIENTE

( ( ( ) ) )

( E+ ( )

Seal Guardar g La seal guardar se activa cuando se presiona el botn enter y se est solicitando un digito para ingresar. Sea F la seal que indica en qu momento se han digitado los cuatro nmeros y sta se activa cuando se est solicitando el cuarto numero y se presiona enter. Cuando presiona enter y la seal f no es activa osea cuando se estn solicitando los nmeros, se permite guardar esto quiere decir que una vez digitado el cuarto numero se bloquea la seal guardar Con esta explicacin la tabla de verdad para la seal G es la siguiente:
E 0 0 1 1 F 0 1 0 1 G 0 0 1 0

TABLA 4. Tabla de verdad de la Seal Guardar

La seal F es un estado por eso se utiliza un Flip Flop. Se estudia de acuerdo al estado de la maquina principal en que momento se activa y se desactiva. De acuerdo a la explicacin anterior cuando el estado actual de F=0 el estado siguiente para F es 1 si se est en el estado actual principal D4 y E=1 cuando la seal. Estados seal F
000 001 010 011 100 101 110 111

F 0 1

D 0 0

D 0 0

D 0 0

D 0 1

D 0 0

D 0 0

D 0 0

D 1 1

TABLA 5.Seal de Estado Final ( ( ) ) ( )

5. OBJETIVOS Consolidar las diferencias entre sistemas combinacionales y secuenciales y con ello identificar los biestables necesarios a usar. Disear a partir de las limitaciones que tenemos con el hardware, en este caso la FPGA debido a que en esta solo se cuenta con 8 switches. Familiarizarse con el diseo y la construccin de maquinas de estado finitas. Entender las instrucciones bsicas para el funcionamiento de los puntos dados en la prctica

Obtener ms destreza en el uso de la herramienta Quartus II de Altera para el desarrollo, anlisis e implementacin de circuitos digitales.

6. DISCUSIN DE RESULTADOS

Punto A. Diseo de Control de las Operaciones de la Unidad Aritmtico Lgica (ALU) de 8bits.

Figura 1. Alu 8bits con Control de Operaciones En la figura 1 se muestra el circuito principal de la ALU de 8 bits con control de operaciones. Ya que la ALU es de 8 bits y se tiene limitaciones de hardware debido a que se dispone solo de 8 bits de entrada de datos, se tiene un registro de 8 bits que se conecta en sus entradas las entradas disponibles del circuito principal y en sus salidas la entrada A de la ALU. Esto permite almacenar la variable A en un Registro. Se puede ver que la entrada B de la ALU se conecta directamente a la entrada de datos del circuito principal. El control de operaciones conecta sus salidas con la entrada de seleccin de operaciones de la ALU.

Figura 2. Alu 8Bits

La figura 2 muestra el diagrama circuital de la ALU de 8 bits, se observa que se compone para cada bit de salida de 3 subcomponentes, el circuito lgico, el circuito aritmtico y el sumador completo. Para 8 bits se conectan en cascada 8 ALUs de 1 bit a travs de los acarreos de los sumadores completos (Full Adders). En las figuras 3, 4 y 5 se muestran los diagramas circuitales del circuito aritmtico, el circuito lgico y el Full Adder.

Figura 3. Circuito Aritmtico

Figura 4.Circuito Lgico

Figura 5. Full Adder

En la figura 6 se ve el diagrama circuital del decodificador 7 segmentos utilizado para visualizar los resultados de las operaciones y el numero de operacin que se encuentra realizando la ALU.

Figura 6. Decodificador 6 Segmentos (BCD)

Figura 7. Registro de 8bits En la figura 7 se muestra el circuito de un registro de 8 bits basado en flip flops tipo D. Se observa que la seal de entrada Guardar se conecta a las entradas de reloj de los flip flops para realizar la funcin que su mismo nombre los dice: Guardar, pues guarda la entrada D en los flip flops cuando se detecta un flanco de subida en Guardar.

Figura 8. Control para Botones Avanzar y Retroceder Se requiri implementar un control para los botones de avanzar y retroceder, ya que si conectamos estos botones directamente al circuito encargado del funcionamiento de la mquina de estados, tal vez no funcione correctamente debido a los rebotes que se puedan presentar. Este control se encarga de detectar el momento en que se presiona un botn; inicialmente un primer flip flop tipo D que est configurado para comportarse como divisor de frecuencia de 1 bit, se encuentra en el estado Q1=0, este valor cambia a Q1=1 al recibir un flanco de subida en su entrada de reloj. Precisamente se ve que en ambas entradas de los botones se conecta un inversor que convierte un flanco de bajada en un flanco de subida, haciendo que cuando un botn sea presionado el flanco de subida aparezca en la entrada de reloj del flip flop, guardando en este la salida Q1=1. Luego de guardar en una memoria el evento de presionar un botn, este evento pasa a ser detectado por otro flip flop que se encarga de sincronizar el botn y la mquina de estados. El segundo flip flop tiene en su entrada D una compuerta And que habilita la deteccin del evento, cuando su salida es Q2=0, esto lo hace a travs del inversor conectado a la salida Q2 y a una entrada de la compuerta And. Se ve en la figura 8 que tambin se sincroniza la seal Q2 con el reloj a travs de la entrada de reloj CLK, ya que este flip flop responde a sus cambios. Finalmente tambin es necesario reiniciar el primer flip flop para permitir la deteccin de un nuevo pulso del botn. La figura 9 presenta el control de operaciones de la ALU. Observando el circuito se puede ver que se incluye l control de los botones para obtener un correcto funcionamiento del bloque SealesD que es el encargado de obtener el estado siguiente. En este mdulo tambin se incluye un divisor de frecuencias que permite obtener una frecuencia cmoda para el usuario, en este caso es de aproximadamente 3hz, ste mdulo se explica ms adelante. Los tres flip flops de este bloque entregan el valor del estado de la mquina de estados principal.

Figura 9. Control de Operaciones de la ALU La simulacin del control de la ALU se muestra a continuacin:

Al inicio se activa la seal guardar almacenando el valor 4 en la memoria A, luego se activa la seal AVANZAR para cambiar de operaciones, adems por cada pulsacin de avanzar se cambia el resultado en los displays. El formato visualizado para los displays en esta simulacin es gfedcba, siendo las letras de a a g las correspondientes a los segmentos del display 7 segmentos. Se puede notar el cambio de los displays en el momento de activar en bajo las seales AVANZAR y RETROCEDER. PUNTO B. Diseo del Multiplicador de 8bits

Figura 10. Registro de 8bits La figura 10 presenta el registro de 8 bits utilizado para guardar el valor de la variable A del multiplicador de 8 bits.

Figura 11. Full Adder El full Adder mostrado en la figura 11 es utilizado en el sumador de 8 bits mostrado en la figura 14. El sumador de 8 bits est basado en Full Adders y se utiliza para realizar la operacin multiplicacin con la tcnica de sumas y desplazamiento de bits.

Figura 12. Suma de Producto

Figura 13.Multiplicador

El mdulo Suma de Producto de la figura 12, se encarga de realizar la tcnica de sumas y desplazamiento de bits, para ello deben sumarse los bits de una suma anterior con una multiplicacin de un vector A por un bit B. Sus salidas son: el bit menos significativo que pasa a formar parte del resultado de la multiplicacin principal, un vector resultante de la suma que se enva a otro mdulo Suma de producto como suma anterior, y un bit de acarreo que tambin se enva al siguiente mdulo Suma de producto. Estos dos ltimos se envan al siguiente mdulo para realizar la siguiente suma y actualizar el resultado para la siguiente multiplicacin del vector A por el bit B siguiente. En la figura 13 se muestra el Multiplicador de 8 bits utilizando el mdulo suma de producto y en la figura 14 el sumador de 8 bits.

Figura 14. Sumador de 8 bits

Figura 15. Multiplicador de 8 bits Finalmente en la figura 15 se observa el circuito principal del multiplicador de 8 bits utilizando el registro de 8 bits y entregando al mdulo de multiplicacin las entradas A y B. Los resultados se muestran en 4 display 7 segmentos.

La simulacin del multiplicador de 8 bits se muestra a continuacin:

Al igual que en la ALU de 8 bits, en el momento que se activa la seal guardar, se guarda el valor de entrada A en la memoria y al cambiar el valor de A se cambia el resultado en los displays ya que se multiplica la memoria por el valor de la entrada.

PUNTO C. Diseo del control de cerradura

Figura 16. BCD

En la figura 16 se muestra el diagrama circuital del decodificador 7 segmentos utilizado para mostrar el estado en el control de la cerradura. Al igual que en el control de operaciones de la ALU tambin se requiere de un divisor de frecuencias para obtener una frecuencia cmoda para el control de los botones y de la mquina de estados. Un flip flop se puede comportar como un divisor de frecuencias si se conecta la entrada D con la salida Q a travs de un inversor. Para obtener un divisor de frecuencias con una frecuencia de salida de aproximadamente 3 hz a partir de una frecuencia base de 50 Mhz, se requiere conectar 24 flip flops tipo D tal como se muestra en las figuras 17 y 18.

Figura 17. Divisor de Frecuencia de 4bits.

Figura 18. Divisor de Frecuencia de 24 bits. El comparador de 3 bits se dise para comparar dgitos de 3 bits. Este que se presenta en la figura 19 utiliza compuertas xnor y su salida es activa en alto cuando los dos dgitos son iguales. Este es utilizado tambin para comparar 4 dgitos de 3 bits como lo muestra la figura 20.

Figura 19. Comparador de 3 bits

Figura 20. Comparador de 4 Dgitos de 4 bits

Figura 21. Demux 1 a 4 El demux de 1 a 4 tambin es requerido para permitir seleccionar un digito de una memoria de 4 dgitos en el cual se va a escribir. A continuacin en la figura 21 se muestra un registro de 3 bits que permite almacenar un digito.

Figura 22. Registro de 3Bits. Conectando el demux de 1 a 4 y 4 registros de 3 bits como se muestra en la figura 23, se obtiene una memoria de clave. Esta permite escoger el dgito que se va a modificar con la seal direccin y la seal guardar.

Figura 23. Memoria de Clave.

Figura 24. Comparador de Claves. Al unir los dos mdulos de memoria de 4 dgitos y el comparador de dos nmeros de 4 dgitos, se forma un comparador de memorias. El comparador de memorias implementado se muestra en la figura 24, ste permite seleccionar en que memoria se va a escribir un dgito. La seal guardar para esta memoria es habilitada mientras no se llega al final del ciclo y se presione Enter. Y la seal F es activada despus de guardar el cuarto bit. La figura 25 muestra el circuito de la seal F y Guardar.

Figura 25. Seal de Guardar. Para el control de cerradura se implemento el control para el botn Enter tal como se hizo con los botones de la ALU, la figura 26 muestra el control de esta seal.

Figura 26. Control del Botn Enter.

El mdulo de control para los estados siguientes se muestra en la figura 27. Este mdulo se utiliza para el control de la cerradura presentado en la figura 28.

Figura 27. Seales D.

Figura 28. Control de Cerradura.

Figura 29. Sistema de control de Cerradura. Finalmente est Circuito principal del sistema del control de cerradura mostrado en la figura 29. Se observa que el botn Enter es controlado para evitar rebotes, la frecuencia de 50 Mhz se divide a aproximadamente 3hz, las seales Guardar y la seal Digito se envan al comparador de claves para escribir en las memorias, el valor del estado que se encuentra en la salida del control de cerradura se enva a la entrada direccin del comparador de claves indicando que digito se va a modificar. El estado es mostrado por medio de un display 7 segmentos.

La simulacin del control de cerradura se muestra a continuacin:

Se observa que al presionar 4 veces Enter se guarda 4 ceros 0000, y ya que esta es la contrasea por defecto, entonces se activa la seal Cout indicando que la clave es correcta y permitiendo el acceso al final del ciclo que es indicado por la seal Fout, y luego de esto al presionar Enter otra vez, Mout se activa indicando que se va a escribir en la memoria de contrasea.

Se tiene a continuacin otra simulacin para el caso de escribir la clave incorrecta. Se observa que la clave digitada es 0010 que no es igual a la contrasea por defecto 0000, por eso al presionar Enter para guardar el cuarto digito, se activa la seal de Error.

DE es la salida del display que indica el nmero de cifra de la clave que se va a modificar.

7. CONCLUSIONES

1. Para cambiar de operaciones en un a ALU se puede realizar de diferentes maneras una de las cuales es avanzando en el nmero de operacin o retrocediendo. Si un maquina que utiliza una ALU requiere de una operacin de esta con el diseo implementado puede tener dicha operacin avanzando el nmero de veces equivalentes al nmero de la operacin requerida partiendo desde la operacin 000.

2. Para poder realizar una operacin en un sistema que tiene limitaciones en los puertos de entrada, como es el caso del multiplicador de 8bits que solo cuenta con 8bits de entrada que permiten ingresar datos; es necesario implementar un registro del tamao de la entrada en el cual se almacenen un valor ingresado por el usuario.

3. En el diseo del sistema de cerradura fue necesario implementar algunas seales internas como maquinas de estado, debido a que estas cambian por efectos de funcionamiento al realiza cambios de estado del sistema principal.

4. Para tener un desarrollo optimo de un sistema diseado con maquina de estados es importante realizar a cabalidad los pasos sugeridos por los diseadores.

5. Cuando se disea un sistema es ms cmodo realizar mdulos para funcionamientos internos de tal manera que estos se comporten como subcomponentes de los cuales su funcin depende de las seales principales, es decir las seales internas del sistema principal tanto entradas como seales adicionales requeridas.

8. REFERENCIAS

[1] Internet: http://www.angelfire.com/al2/Comunicaciones/Laboratorio/multiple.html http://es.wikipedia.org/wiki/Unidad_aritm%C3%A9tico_l%C3%B3gica

[2] Urbano M., Fernando A. Notas de clase. Circuitos Digitales I. Departamento de Telemtica, FIET. Ingeniera Electrnica y Telecomunicaciones. Universidad del Cauca. Popayn, Colombia. Mayo de 2010. [3] PRACTICAL PROGRAMMABLE CIRCUITS - James D. Broesh AP. Academic.

[4] DIGITAL DESING - Libro de M. Morris Mano. 3 Edicin [5] SISTEMAS DIGITALES Libro Ronal J. Tocci. 6 Edicin