2o Ingenier de Telecomunicacin.

Primer Cuatrimestre a o

ELECTRONICA DIGITAL PRACTICA 3 S ntesis Combinacional: Sumador (implementacin NAND) o

Material necesario: Circuito integrado

2 - 74LS00

1.

Introduccin o

En esta prctica se va a dise ar un sumador de 1 bit para ser implementado utilizando a n exclusivamente puertas NAND. Primero se dise ara un semisumador y posteriormente un n sumador completo. Para cada una de las partes, el proceso de dise o constar de dos fases: n a en la primera, en la que a partir de la especicacin de la funcin que se desea realizar (en o o este caso un sumador), se obtiene un esquema de puertas lgicas del circuito a montar, o se impondr la restriccin del uso exclusivo de puertas NAND; y en la segunda en la que a o a partir de dicho esquema con puertas NAND que aportan los dos circuitos integrados 74LS00, se cablear adecuadamente hasta obtener la s a ntesis electrnica a nivel de puertas o que no es ms que una implementacin f a o sica de la funcin requerida. o

2.

Semisumador

Un semisumador (HA, half adder ) es un bloque combinacional, es decir su salidas en un instante t dependen exclusivamente de sus entradas en ese mismo instante t y por tanto no almacena ninguna se al ni sus salidas dependen de la historia de sus entradas que n caracteriza a los bloques secuenciales. Un semisumador , como se muestra en la Figura 1 tiene dos entradas que son atacadas por los bits que se pretenden sumar, y dos salidas correspondiente a la suma, , y al acarreo, Cout . Cada una de las salidas son una funcin o lgica determinada por la suma de los dos bit de entrada y el acarreo correspondiente que o generan. 1. Construir la tabla de verdad par ambas funciones. 2. Escribir una expresin algebraica (Boole) para ambas funciones. Reconocer la imo plementacin XOR. Aplicar el lgebra de Boole para obtener una implementacin o a o NAND. 1

HA A

Cout

Figura 1: Representacin como bloque de un semisumador o

3. Representar un esquema de puertas lgicas para ambas funciones, primero utilizando o puertas XOR y despus la implementacin NAND. e o 4. realizar el montaje del circuito utilizando las puertas NAND de ambos integrados 74LS00 y comprobar la tabla de verdad para las salidas suma, , y acarreo, Cout . Para ello se introduce por A y B los valores correspondientes a todas las posibles combinaciones y se comprueban (mediante el volt metro o el osciloscopio) las salidas y Cout . El montaje mediante puertas XOR y NAND se muestra en la Figura 2.
A A B B

A B

= AB Cout = A B Cout

Figura 2: Implementacin de un semisumador con XOR y NAND o

5. Basndose en el esquema de la Figura 2 indicar el valor de las se ales intermedias a n en la implementacin NAND. o 6. Realizar un dibujo utilizando el esquema de la Figura 3 de las conexiones f sicas entre los pines de los dos circuitos integrados 74LS00 que implementan la Figura 2. 7. Conectar a la entrada A a una se al alta e introducir una se al cuadrada TTL n n (cuadrada, de 0-5 V) por la entrada B. Visualizar la entrada B en el canal 1 del osciloscopio y las salidas y Cout en el canal 2. Medir el tiempo de propagacin tp o entre ambas salidas.

74LS00 1 3 2 4 6 5 9 8 10 12 11 13 14 VCC GND 7 13 14 10 12 5 9 2 4 1

74LS00 3

11

VCC GND

Figura 3: Esquema de pines 74LS00

3.

Sumador completo

El semisumador solamente tiene dos lineas de entrada: los dos bits que se suman. El semisumador no admite la entrada de un acarreo. Un sumador que admita la entrada de un bit de acarreo se denomina sumador completo (FA, full adder. Su representacin como o bloque combinacional se muestra en la Figura 4.
HC A B Cout Cin

Figura 4: Representacin como bloque de un sumador completo o Donde la entrada Cin indica la entrada de un bit de acarreo. El sumador completo podr conectarse en cascada para realizar sumas de n meros binarios de varios bits en a u donde el bit de acarreo de salida entra como de entrada en el siguiente sumador completo. 1. Construir la tabla de verdad para las tres variables de entrada y las dos funciones de salida. 2. Escribir una expresin algebraica (Boole) para ambas funciones. Minimizar dichas o funciones usando mapas de Karnaugh. Identicar la funcin XOR y expresar las o funciones haciendo uso de ella. Utilizar el lgebra de Boole para obtener una implea mentacin en la que se utilicen solamente puertas NAND para obtener la funcin o o Cout 3. Dibujar el esquema de puertas lgicas del sumador completo utilizando puertas o XOR, AND y OR para generar las funciones Sigma y Cout a partir de las entradas 3

A, B y Cin . Observar el esquema anterior y obtener el sumador completo a partir del esquema de bloques de dos semisumadores. Dibujar posteriormente el esquema de puertas lgicas del circuito que genera la funcin Cout utilizando puertas NAND o o solamente. 4. Montar el circuito que genera la salida Cout utilizando las puertas NAND de los dos circuitos integrados 74LS00. Comprobar la tabla de verdad introduciendo alternativamente se ales altas y bajas por cada una de sus entradas y midiendo la se al de n n salida. El montaje mediante puertas NAND se muestra en la Figura 5.
A B Cin

Cout

Figura 5: Implementacin de un sumador completo con NAND o

5. Introducir una se al alta en A, baja en B y una se al cuadrada TTL (oscilante, n n 0-5 V) en Cin . Visualizar por el canal 1 del osciloscopio la se al de entrada Cin y n por el canal 2 la salida que se obtiene para Cout . medir el tiempo de propagacin de o la se al, es decir el tiempo que tarda en generarse el acarreo de salida. n 6. Dibujar el esquema de bloques de un sumador paralelo de cuatro bits a partir de sumadores completos. Cul ser el tiempo m a a nimo que tardar en generarse el a ultimo acarreo en el sumador de 4 bits?