1º parte: Circuito 555 astable

Descripción del circuito:

Marco teórico:

T = período de tiempo en segundos (s)

f = frequency in hertz (Hz) f = Frecuencia en hercios (Hz)
R1 = resistance in ohms ( R1 = Resistencia en ohmios ( ) )
 R2 = resistance in ohms ( R2 = resistencia en ohmios ( ) )
C1 = capacitance in farads (F) C1 = capacidad en faradios (F)

Pines:

 GND (PIN 1): es el polo negativo de la alimentación, generalmente tierra.

 Disparo (PIN 2): Es en esta patilla, donde se establece el inicio del tiempo de retardo, si
el 555 es configurado como monostable. Este proceso de disparo ocurre cuando este
pin va por debajo del nivel de 1/3 del voltaje de alimentación. Este pulso debe ser de
corta duración, pues si se mantiene bajo por mucho tiempo la salida se quedará en
alto hasta que la entrada de disparo pase a alto otra vez.

 Salida (PIN 3): Aquí veremos el resultado de la operación del temporizador, ya sea que
esté conectado como monostable.

 Reset (PIN 4): Si se pone a un nivel por debajo de 0.7 Voltios, pone la patilla de salida a
nivel bajo. Si por algún motivo esta patilla no se utiliza hay que conectarla a Vcc para
evitar que el 555 se "resetee".

 Control de voltaje (PIN 5): Cuando el temporizador se utiliza en el modo de

controlador de voltaje, el voltaje en esta patilla puede variar casi desde Vcc (en la
práctica como Vcc -1 voltio) hasta casi 0 V (aprox. 2 Voltios). Así es posible modificar
los tiempos en que la salida está en alto o en bajo independiente del diseño
(establecido por las resistencias y condensadores conectados externamente al 555).

 Umbral (PIN 6): Es una entrada a un comparador interno que tiene el 555 y se utiliza
para poner la salida a nivel bajo.

 Descarga (PIN 7): Utilizado para descargar con efectividad el condensador externo
utilizado por el temporizador para su funcionamiento.

 V+ (PIN 8): También llamado Vcc, alimentación, es el pin donde se conecta el voltaje de
alimentación que va de 4.5 voltios hasta 18 voltios (máximo).

Para el diseño se ha usado los siguientes componentes

R1 (variable)= 7.6k

R2= 8.2 k

C1= 1uF
Realizando los cálculos:

t 1=0 .694 x ( 7 . 6 x 103 +8 . 2 x 103 ) x 1 x 10−6 =0 . 0109 seg .

t 2=0 .694 x ( 8 . 2 x 103 ) x 1 x 10−6 =0 . 0057 seg.

1.44
Frecuencia= −6 3 3
=60 Hertz
1 x 10 x (7.6 x 10 +2 x 8.2 x 10 )

Simulación:

Grafica de salida de por el pin 3 del timer 555 (modo astable):

2º parte: incorporando la parte del flip-flop tipo D

Descripción del circuito:

FLIP – FLOP tipo D

Es el tipo de entrada de reloj que producirá un cambio en la salida.

En este caso habrá un cambio en el estado del flip-flop tipo D (ver la salida Q) cuando
en la entrada de reloj se detecte un nivel positivo.

Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone en la saluda
Q el mismo dato

En este caso habrá un cambio en el estado del flip-

flop tipo D cuando en la entrada de reloj se
detecte un nivel negativo. Ver la pequeña bolita o
burbuja.
Cuando en nivel del reloj es alto se lee la entrada
del flip-flop (D) y se pone en la saluda Q el mismo
dato

En este caso habrá un cambio en el estado del flip-

flop tipo D cuando en la entrada de reloj se
detecte el momento en que el nivel pase de bajo a alto (flanco ascendente o anterior).
Ver el pequeño triángulo.
Cuando en nivel del reloj cambia de bajo a alto se lee la entrada del flip-flop (D) y se
pone en la saluda Q el mismo dato

En este caso habrá un cambio en el estado del flip-

flop tipo D cuando en la entrada de reloj se detecte
el momento en que el nivel pase de alto a bajo
(flanco descendente o posterior). Ver el pequeño
triángulo y bolita o burbuja
Cuando en nivel del reloj cambia de alto a bajo se
lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato

Tabla de verdad del flip-flop tipo D

Diagrama temporal del flip-flop tipo D

Grafica