Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Arquitectura Del Procesador y Organización Interna de La Memoria
Arquitectura Del Procesador y Organización Interna de La Memoria
Microprocesadores
1121060
Tema 2
Arquitectura del procesador y
organizacin interna de la memoria.
Microprocesadores 1121060
Tema 2.
Arquitectura del procesador y organizacin
interna de la memoria.
1. Arquitectura Interna del Microprocesador
2. Registros
3. Especificaciones de hardware
4. Modo de operacin
5. Capacidad de direccionamiento de Memoria
6. Organizacin de la memoria
EU:Unidad de Ejecucin
15
15
8 7
AH
AL
BH
BL
CH
CL
DH
DL
SI
AX
BX
CX
DX
0
IP
DS
SS
CS
ES
DI
SP
BP
GENERACION DE LAS
DIRECCIONES Y CONTROL
DEL BUS
BUS
OPERANDOS
Cola de
espera de
6 bytes
ALU
INDICADORES
FFFFF
A1-A19
FFFFE
D0-D15
FFFFD
D8-D15
D0-D7
FFFFF
FFFFE
FFFFD
FFFFC
FFFFC
____
BHE
A0
00005
00005
00004
00003
00002
00001
00000
00004
00003
00002
512K Bytes
512 K Bytes
Word
00001
Byte {
00000
El 8086 es un
microprocesador de 16
bits con una capacidad de
direccionamiento de
memoria de 1 MB (220) y
un espacio separado de
puertos de E/S con una
capacidad de 64 KB
(216). El CPU se
comunica con su
ambiente externo a
travs del bus
multiplexado de
direcciones, datos y
status y un bus de
control. Para transferir
datos o buscar
instrucciones, el CPU
ejecuta un ciclo de bus.
Modo Mximo
GND
AD14
AD13
AD12
AD11
AD10
AD9
AD8
AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
NMI
INTR
CLK
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
AD15
A16/S3
A17/S4
A18/S5
A19/S6
BHE/S7
MN/MX
RD
RQ/GT0
RQ/GT1
LOCK
S2
S1
S0
QS0
QS1
TEST
READY
RESET
Modo Mnimo
HOLD
HLDA
WR
M/IO
DT/R
DEN
ALE
INTA
14
13
12
11
OF
10
DF
IF
TF
SF
ZF
4
AF
2
PF
0
CF
S
e
g
m
e
n
t
o
d
e
6
4
La direccin de inicio de
cada segmento se
obtiene multiplicando
por 10H (aadiendo
cuatro ceros binarios al
final) el contenido del
registro de segmento
correspondiente y
sumando el
desplazamiento, lo cual
nos da una direccin de
20 bits (5 cifras
hexadecimales).
Memoria Segmentada
Desplazamiento
(offset)
Uso
CS
IP
Direccin de instruccin
SS
SP o BP
Direccin de pila
DS
Direccin de dato
ES
Direccin de destino de
cadenas
Cdigo
Objeto
Mnemnico
Segmento
de memoria
Operacin simblica
Descripcin
CS:
2E A1 00 10
2E 89 4E 00
Cdigo
Cdigo
AXCS:[1001H:1000H]
CS:[BP]CX
ES:
26 A1 00 10
26 89 4E 00
Extra
Extra
AXES:[1001H:1000H]
ES:[BP+1:BP] CX
DS:
3E 89 4E 00
MOV DS:[BP],CX
Datos
DS:[BP+1:BP]CX
SS:
36 A1 00 10
36 89 0F
MOV AX,SS:MEMWSSa
MOV SS:[BP],CX
Pila
Pila
AXSS:[1001H:1000H]
SS:[BP+1:BP]CX
aEl ensamblador automticamente genera el cambio de segmento si las palabra de memoria han sido previamente definidas para asignarles otro segmento.
En la tabla se asume que cada palabra empieza en la direccin 1000H en el segmento definido.