Introduccion FPGA

Introduccion practica a los FPGA
Ing. Roberto Simone - EDUDEVICES
August 16, 2012 - www.edudevices.com.ar
Ing. Roberto Simone ()
Introducci
on pr
actica a los FPGA
August 16, 2012
1 / 84
Itinerario de la presentacion
Implementacion de un sistema dedicado.
Chau compuertas, hola FPGA.
El FPGA no muerde.
Ejemplos en VHDL.
Introducci
on pr
actica a los FPGA
August 16, 2012
2 / 84
El FPGA no muerde.
Ejemplos en VHDL.
Introducci
on pr
actica a los FPGA
August 16, 2012
2 / 84
El FPGA no muerde.
Ejemplos en VHDL.
Introducci
on pr
actica a los FPGA
August 16, 2012
2 / 84
El FPGA no muerde.
Ejemplos en VHDL.
Introducci
on pr
actica a los FPGA
August 16, 2012
2 / 84
Implementacion de un sistema dedicado
El FPGA no muerde.
Ejemplos en VHDL.
Introducci
on pr
actica a los FPGA
August 16, 2012
3 / 84

Opci
on con microprocesador
Introducci
on pr
actica a los FPGA
August 16, 2012
4 / 84

Opci
on con l
ogica discreta
Introducci
on pr
actica a los FPGA
August 16, 2012
5 / 84

Puntos a favor de los microprocesadores
Introducci
on pr
actica a los FPGA
August 16, 2012
6 / 84

Un chip tiene resueltos buena parte del hardware:
Introducci
on pr
actica a los FPGA
August 16, 2012
6 / 84


CPU.
Introducci
on pr
actica a los FPGA
August 16, 2012
6 / 84


CPU.
Memorias de programa y de datos.
Introducci
on pr
actica a los FPGA
August 16, 2012
6 / 84


CPU.
Puertos de E/S.
Introducci
on pr
actica a los FPGA
August 16, 2012
6 / 84


CPU.
Puertos de E/S.
M
odulos indispensables:
Introducci
on pr
actica a los FPGA
August 16, 2012
6 / 84


CPU.
Puertos de E/S.
M
Conversor A/D.
Introducci
on pr
actica a los FPGA
August 16, 2012
6 / 84


CPU.
Puertos de E/S.
M
Conversor A/D.
Timers.
Introducci
on pr
actica a los FPGA
August 16, 2012
6 / 84


CPU.
Puertos de E/S.
M
Conversor A/D.
Timers.
USART.
Introducci
on pr
actica a los FPGA
August 16, 2012
6 / 84


CPU.
Puertos de E/S.
M
Conversor A/D.
Timers.
USART.
Es REPROGRAMABLE.
Introducci
on pr
actica a los FPGA
August 16, 2012
6 / 84


CPU.
Puertos de E/S.
M
Conversor A/D.
Timers.
USART.
Es REPROGRAMABLE.
Solo debemos preocuparnos del firmware y la periferia analogica.
Introducci
on pr
actica a los FPGA
August 16, 2012
6 / 84

Situaciones problem
aticas: Caso 1 - DMA
Introducci
on pr
actica a los FPGA
August 16, 2012
7 / 84

Situaciones problem
La CPU puede ser un cuello de botella.
Introducci
on pr
actica a los FPGA
August 16, 2012
8 / 84

Situaciones problem
La CPU puede ser un cuello de botella. DMA
Introducci
on pr
actica a los FPGA
August 16, 2012
9 / 84

Situaciones problem

Para fsamp > 1MSPS el A/D suele ser externo.
Introducci
on pr
actica a los FPGA
August 16, 2012
10 / 84

Situaciones problem

Para capacidad > 1MB la RAM suele ser externa.
Introducci
on pr
actica a los FPGA
August 16, 2012
11 / 84

Situaciones problem

El MCU debe ejecutar varias instrucciones en 1s y direccionar mas
de 1MB externo.
Introducci
on pr
actica a los FPGA
August 16, 2012
11 / 84

Situaciones problem

El MCU debe ejecutar varias instrucciones en 1s y direccionar mas
de 1MB externo.RARO
Introducci
on pr
actica a los FPGA
August 16, 2012
12 / 84

Situaciones problem
aticas: Caso 2 - PCI
Introducci
on pr
actica a los FPGA
August 16, 2012
13 / 84

Situaciones problem
El reloj es de 33MHz, tCLK = 30, 3ns.
Introducci
on pr
actica a los FPGA
August 16, 2012
14 / 84

Situaciones problem

Difcil de atender para un microcontrolador.
Introducci
on pr
actica a los FPGA
August 16, 2012
14 / 84

Situaciones problem

Difcil de atender para un microcontrolador.
En el mejor de los casos no podra realizar otra funcion.
Introducci
on pr
actica a los FPGA
August 16, 2012
14 / 84

Situaciones problem
aticas: Caso 3 - Generaci
on de video
En los monitores los pxeles se encienden en secuencia.
Introducci
on pr
actica a los FPGA
August 16, 2012
15 / 84

Situaciones problem
on de video
Las se
nales analogicas de ROJO, VERDE y AZUL deben ingresar en
secuencia.
Introducci
on pr
actica a los FPGA
August 16, 2012
16 / 84

Situaciones problem
on de video
Para una resolucion de 640 x 480 pxeles deben ser ingresados cada 40ns.
Introducci
on pr
actica a los FPGA
August 16, 2012
17 / 84

Situaciones problem
on de video
El reloj adecuado es de 25,176MHz.
Introducci
on pr
actica a los FPGA
August 16, 2012
18 / 84

Situaciones problem
on de video
Introducci
on pr
actica a los FPGA
August 16, 2012
19 / 84

Situaciones problem
on de video
Introducci
on pr
actica a los FPGA
August 16, 2012
20 / 84

Situaciones problem
on de video
Los colores R, G, B de cada pxel se guardan en una memoria llamada

frame buffer.
Introducci
on pr
actica a los FPGA
August 16, 2012
21 / 84

Situaciones problem
on de video
La memoria es leda a medida que se muestra la imagen.
Introducci
on pr
actica a los FPGA
August 16, 2012
22 / 84

Situaciones problem
on de video
Introducci
on pr
actica a los FPGA
August 16, 2012
23 / 84

Situaciones problem
on de video
Introducci
on pr
actica a los FPGA
August 16, 2012
24 / 84

Situaciones problem
on de video
Introducci
on pr
actica a los FPGA
August 16, 2012
25 / 84

Situaciones problem
on de video
Introducci
on pr
actica a los FPGA
August 16, 2012
26 / 84

Situaciones problem
on de video
Para dibujar una imagen guardamos datos en el frame buffer.
Introducci
on pr
actica a los FPGA
August 16, 2012
27 / 84

Situaciones problem
aticas: Caso 4 - Analizadores de protocolo
Decodifican protocolos de mediana complejidad, como IIC.
Introducci
on pr
actica a los FPGA
August 16, 2012
28 / 84

Situaciones problem

O protocolos altamente sofisticados como USB.
Introducci
on pr
actica a los FPGA
August 16, 2012
28 / 84

Situaciones problem

Un microcontrolador no puede registrar todas las transiciones de las
se
nales.
Introducci
on pr
actica a los FPGA
August 16, 2012
28 / 84

Situaciones problem

Un microcontrolador no puede registrar todas las transiciones de las
se
nales.
Tampoco tiene la memoria para almacenar todos los eventos.
Introducci
on pr
actica a los FPGA
August 16, 2012
28 / 84
Chau compuertas, hola FPGA
El FPGA no muerde.
Ejemplos en VHDL.
Introducci
on pr
actica a los FPGA
August 16, 2012
29 / 84

L
ogica discreta: Mapas de Karnaugh
Partimos de la especificaci
on de un circuito combinacional.
Introducci
on pr
actica a los FPGA
August 16, 2012
30 / 84

L
Introducci
on pr
actica a los FPGA
August 16, 2012
31 / 84

L
Introducci
on pr
actica a los FPGA
August 16, 2012
32 / 84

L
S = D.B + D.B.A
Introducci
on pr
actica a los FPGA
August 16, 2012
32 / 84

L
Los mapas de Karnaugh son practicos hasta 4 variables.
Introducci
on pr
actica a los FPGA
August 16, 2012
33 / 84

L

Con 5 variables, el metodo no es tan directo.
Introducci
on pr
actica a los FPGA
August 16, 2012
33 / 84

L

Para mas de 5 variables es inviable.
Introducci
on pr
actica a los FPGA
August 16, 2012
33 / 84

L

No considera que m
ultiples salidas pueden compartir parte de sus
circuitos.
Introducci
on pr
actica a los FPGA
August 16, 2012
33 / 84

L

No considera que m
ultiples salidas pueden compartir parte de sus
circuitos.
Orientado a la implementaci
on de circuitos con compuertas.
Introducci
on pr
actica a los FPGA
August 16, 2012
33 / 84

Mapeo tecnol
ogico: AND-OR
Surge directamente del mapa de Karnaugh.
Introducci
on pr
actica a los FPGA
August 16, 2012
34 / 84

Mapeo tecnol
ogico: OR-AND
Lo obtenemos agrupando 0s en el mapa.

S = (D + B).(B + A).(D + B)
Introducci
on pr
actica a los FPGA
August 16, 2012
35 / 84

Mapeo tecnol
ogico: NAND-NAND
Aplicamos De Morgan a la suma de productos

S = D.B + D.B.A = D.B.D.B.A
Introducci
on pr
actica a los FPGA
August 16, 2012
36 / 84

Mapeo tecnol
ogico: NOR-NOR
Aplicamos De Morgan al producto de sumas

S = (D + B).(B + A).(D + B) = (D + B) + (B + A) + (D + B)
Introducci
on pr
actica a los FPGA
August 16, 2012
37 / 84

L
ogica discreta: Otros problemas
Un error en el PCB: PCB a la basura.
Introducci
on pr
actica a los FPGA
August 16, 2012
38 / 84

L

Problemas para distribuir en el PCB se
nales sensibles como el reloj.
Introducci
on pr
actica a los FPGA
August 16, 2012
38 / 84

L

PCB tama
no ba
no: kilos y kilos de electr
onica.
Introducci
on pr
actica a los FPGA
August 16, 2012
38 / 84

L

PCB tama
no ba
no: kilos y kilos de electr
onica.
Dise
nos ultrargidos: Difciles de actualizar.
Introducci
on pr
actica a los FPGA
August 16, 2012
38 / 84

Mapeo tecnol
ogico: FPGA
Los FPGA estan repletos de tablas llamadas Look-Up Tables.
Introducci
on pr
actica a los FPGA
August 16, 2012
39 / 84

Mapeo tecnol
ogico: FPGA

Las LUTs son SRAM de alta velocidad.
Introducci
on pr
actica a los FPGA
August 16, 2012
39 / 84

Mapeo tecnol
ogico: FPGA

Las LUTs son SRAM de alta velocidad.
Las LUTs son reprogramables.
Introducci
on pr
actica a los FPGA
August 16, 2012
39 / 84

Mapeo tecnol
ogico: FPGA
Podemos usar o no un flip-flop junto con la LUT.
Introducci
on pr
actica a los FPGA
August 16, 2012
40 / 84

Mapeo tecnol
ogico: FPGA

Nos permite construir circuitos secuenciales.
Introducci
on pr
actica a los FPGA
August 16, 2012
40 / 84

Mapeo tecnol
ogico: FPGA

Nos permite construir circuitos secuenciales.
Surge el elemento logico ( LE ).
Introducci
on pr
actica a los FPGA
August 16, 2012
40 / 84

Mapeo tecnol
ogico: FPGA
Disponemos de autopistas ( ruteo ) para conectar las se

nales de los LE
entre s y con los terminales del chip.
Introducci
on pr
actica a los FPGA
August 16, 2012
41 / 84

Configuraci
on del FPGA
Armar un circuito con un FPGA consiste de
Introducci
on pr
actica a los FPGA
August 16, 2012
42 / 84

Configuraci
on del FPGA
Llenar las tablas de verdad.

Introducci
on pr
actica a los FPGA
August 16, 2012
42 / 84

Configuraci
on del FPGA
Determinar si usamos o no cada flip-flop.

Introducci
on pr
actica a los FPGA
August 16, 2012
43 / 84

Configuraci
on del FPGA
Determinar si usamos o no cada flip-flop.

Introducci
on pr
actica a los FPGA
August 16, 2012
44 / 84

Configuraci
on del FPGA
Conectas las entradas y salidas de los LE.

Introducci
on pr
actica a los FPGA
August 16, 2012
45 / 84

Tecnica de dise
no
No tienen sentido minimizar funciones con los mapas de Karnaugh
Introducci
on pr
actica a los FPGA
August 16, 2012
46 / 84

Tecnica de dise
no
No tienen sentido minimizar funciones con los mapas de Karnaugh

S = D.B + D.B.A
Debemos llenar los 16 casilleros de cada LUT.
Introducci
on pr
actica a los FPGA
August 16, 2012
46 / 84

Tecnica de dise
no
Si llenamos las LUT a mano volvemos a la antigua tecnica de dise

no.
Introducci
on pr
actica a los FPGA
August 16, 2012
47 / 84

Tecnica de dise
no
Si llenamos las LUT a mano volvemos a la antigua tecnica de dise

no.
Actualmente se trabaja a nivel RTL.
Introducci
on pr
actica a los FPGA
August 16, 2012
47 / 84
El FPGA no muerde
El FPGA no muerde.
Ejemplos en VHDL.
Introducci
on pr
actica a los FPGA
August 16, 2012
48 / 84
El FPGA no muerde
Dise
no de ejemplo
Paso 1: Especificacion del dise

no Al tocar 2 botones simultaneamente se
encedera el LED.
Introducci
on pr
actica a los FPGA
August 16, 2012
49 / 84
El FPGA no muerde
Dise
no de ejemplo
Paso 1: Especificacion del dise

no Al tocar 2 botones simultaneamente se
encedera el LED.
Introducci
on pr
actica a los FPGA
August 16, 2012
49 / 84
El FPGA no muerde
Dise
no de ejemplo
Paso 2: Elegir un FPGA
Introducci
on pr
actica a los FPGA
August 16, 2012
50 / 84
El FPGA no muerde
Dise
no de ejemplo

Fabricantes de FPGA:
Introducci
on pr
actica a los FPGA
August 16, 2012
50 / 84
El FPGA no muerde
Dise
no de ejemplo
Introducci
on pr
actica a los FPGA
August 16, 2012
51 / 84
El FPGA no muerde
Dise
no de ejemplo

ALTERA: Familias de FPGA
Introducci
on pr
actica a los FPGA
August 16, 2012
51 / 84
El FPGA no muerde
Dise
no de ejemplo

CPLD
Introducci
on pr
actica a los FPGA
August 16, 2012
51 / 84
El FPGA no muerde
Dise
no de ejemplo

CPLD
MAX 7000
MAX II
Introducci
on pr
actica a los FPGA
August 16, 2012
51 / 84
El FPGA no muerde
Dise
no de ejemplo

CPLD
MAX 7000
MAX II
FPGA
Introducci
on pr
actica a los FPGA
August 16, 2012
51 / 84
El FPGA no muerde
Dise
no de ejemplo

CPLD
MAX 7000
MAX II
FPGA
Cyclone - bajo costo
Introducci
on pr
actica a los FPGA
August 16, 2012
51 / 84
El FPGA no muerde
Dise
no de ejemplo

CPLD
MAX 7000
MAX II
FPGA
Cyclone
Cyclone
Cyclone
Cyclone
Cyclone
I
II
III
IV
V
Introducci
on pr
actica a los FPGA
August 16, 2012
51 / 84
El FPGA no muerde
Dise
no de ejemplo

CPLD
MAX 7000
MAX II
FPGA
Cyclone
Cyclone
Cyclone
Cyclone
Cyclone
I
II
III
IV
V
Arria - gama media
Introducci
on pr
actica a los FPGA
August 16, 2012
51 / 84
El FPGA no muerde
Dise
no de ejemplo

CPLD
MAX 7000
MAX II
FPGA
Cyclone
Cyclone
Cyclone
Cyclone
Cyclone
I
II
III
IV
V
Arria - gama media

Stratix - tecnologa de punta
Introducci
on pr
actica a los FPGA
August 16, 2012
51 / 84
El FPGA no muerde
Dise
no de ejemplo
Introducci
on pr
actica a los FPGA
August 16, 2012
52 / 84
El FPGA no muerde
Dise
no de ejemplo

FPGA Cyclone I
Introducci
on pr
actica a los FPGA
August 16, 2012
52 / 84
El FPGA no muerde
Dise
no de ejemplo

FPGA Cyclone I
Elementos logicos
Introducci
on pr
actica a los FPGA
August 16, 2012
52 / 84
El FPGA no muerde
Dise
no de ejemplo

FPGA Cyclone I
Elementos logicos
EP1C3: 2910 LE.
EP1C4: 4000 LE.
EP1C6: 5980 LE.
EP1C12: 12060 LE.
EP1C20: 20060 LE.
Introducci
on pr
actica a los FPGA
August 16, 2012
52 / 84
El FPGA no muerde
Dise
no de ejemplo

FPGA Cyclone I
Elementos logicos
EP1C3: 2910 LE.
EP1C4: 4000 LE.
EP1C6: 5980 LE.
EP1C12: 12060 LE.
EP1C20: 20060 LE.
Encapsulados
Introducci
on pr
actica a los FPGA
August 16, 2012
52 / 84
El FPGA no muerde
Dise
no de ejemplo

FPGA Cyclone I
Elementos logicos
EP1C3: 2910 LE.
EP1C4: 4000 LE.
EP1C6: 5980 LE.
EP1C12: 12060 LE.
EP1C20: 20060 LE.
Encapsulados
EP1CxT100: 100 pines TQFP.
EP1CxT144: 144 pines TQFP.
EP1CxQ240: 240 pines PQFP.
EP1CxF256: 256 pines FBGA.
Introducci
on pr
actica a los FPGA
August 16, 2012
52 / 84
El FPGA no muerde
Dise
no de ejemplo
Introducci
on pr
actica a los FPGA
August 16, 2012
53 / 84
El FPGA no muerde
Dise
no de ejemplo

Kit de entrenamiento EDUDEVICES: PLUGIN_CYCLONE + BASE FPGA
Introducci
on pr
actica a los FPGA
August 16, 2012
53 / 84
El FPGA no muerde
Dise
no de ejemplo
Paso 3: Dibujar el circuito
Introducci
on pr
actica a los FPGA
August 16, 2012
54 / 84
El FPGA no muerde
Dise
no de ejemplo
Paso 3: Dibujar el circuito
Introducci
on pr
actica a los FPGA
August 16, 2012
54 / 84
El FPGA no muerde
Dise
no de ejemplo
Paso 4: Asignar pines
Introducci
on pr
actica a los FPGA
August 16, 2012
55 / 84
El FPGA no muerde
Dise
no de ejemplo
Paso 4: Asignar pines
Introducci
on pr
actica a los FPGA
August 16, 2012
55 / 84
El FPGA no muerde
Dise
no de ejemplo
Paso 5: Sntesis
Introducci
on pr
actica a los FPGA
August 16, 2012
56 / 84
El FPGA no muerde
Dise
no de ejemplo
Paso 5: Sntesis
Introducci
on pr
actica a los FPGA
August 16, 2012
56 / 84
El FPGA no muerde
Dise
no de ejemplo
Paso 6: Programar el chip
Introducci
on pr
actica a los FPGA
August 16, 2012
57 / 84
El FPGA no muerde
Dise
no de ejemplo
Paso 6: Programar el chip

"PLD_POD" Programador de Edudevices ( USB Blaster compatible )
Introducci
on pr
actica a los FPGA
August 16, 2012
57 / 84
Ejemplos en VHDL
El FPGA no muerde.
Ejemplos en VHDL.
Introducci
on pr
actica a los FPGA
August 16, 2012
58 / 84
Ejemplos en VHDL
Lenguajes descriptores de hardware
Introducci
on pr
actica a los FPGA
August 16, 2012
59 / 84
Ejemplos en VHDL
se
nalC es se
nal A AND se
nal B
Introducci
on pr
actica a los FPGA
August 16, 2012
59 / 84
Ejemplos en VHDL
se
nalC es se
nal A AND se
nal B
conectar se
nal A a pin 1
Introducci
on pr
actica a los FPGA
August 16, 2012
59 / 84
Ejemplos en VHDL
se
nalC es se
nal A AND se
nal B
conectar se
nal A a pin 1
conectar se
nal B a pin 2
Introducci
on pr
actica a los FPGA
August 16, 2012
59 / 84
Ejemplos en VHDL
se
nalC es se
nal A AND se
nal B
conectar se
nal A a pin 1
conectar se
nal B a pin 2
conectar se
nal C a pin 3
Introducci
on pr
actica a los FPGA
August 16, 2012
59 / 84
Ejemplos en VHDL
VHDL
VHSIC Hardware Description Language.
Introducci
on pr
actica a los FPGA
August 16, 2012
60 / 84
Ejemplos en VHDL
VHDL

Sintaxis semejante a PASCAL.
Introducci
on pr
actica a los FPGA
August 16, 2012
60 / 84
Ejemplos en VHDL
VHDL

Sintaxis semejante a PASCAL.
Descripto en el estandar IEEE 1164.
Introducci
on pr
actica a los FPGA
August 16, 2012
60 / 84
Ejemplos en VHDL
Primer dise
no
Introducci
on pr
actica a los FPGA
August 16, 2012
61 / 84
Ejemplos en VHDL
Uso de WITH SELECT
Introducci
on pr
actica a los FPGA
August 16, 2012
62 / 84
Ejemplos en VHDL
Uso de PROCESS
Introducci
on pr
actica a los FPGA
August 16, 2012
63 / 84
Ejemplos en VHDL
Uso de PROCESS
Introducci
on pr
actica a los FPGA
August 16, 2012
64 / 84
Ejemplos en VHDL
Destello de un LED
Introducci
on pr
actica a los FPGA
August 16, 2012
65 / 84
Ejemplos en VHDL
Vista RTL
Introducci
on pr
actica a los FPGA
August 16, 2012
66 / 84
Ejemplos en VHDL
Vista RTL - MUX
Introducci
on pr
actica a los FPGA
August 16, 2012
67 / 84
Ejemplos en VHDL
Vista RTL - Comparador
Introducci
on pr
actica a los FPGA
August 16, 2012
68 / 84
Ejemplos en VHDL
Vista RTL - Incrementador
Introducci
on pr
actica a los FPGA
August 16, 2012
69 / 84
Ejemplos en VHDL
Vista RTL - Reinicio del conteo
Introducci
on pr
actica a los FPGA
August 16, 2012
70 / 84
Ejemplos en VHDL
Vista RTL - L
ogica de salida
Introducci
on pr
actica a los FPGA
August 16, 2012
71 / 84
Ejemplos en VHDL
Contador BCD - Contador con ENABLE
Introducci
on pr
actica a los FPGA
August 16, 2012
72 / 84
Ejemplos en VHDL
Contador BCD - Uso de componentes
Introducci
on pr
actica a los FPGA
August 16, 2012
73 / 84
Ejemplos en VHDL
Contador BCD - Ticks
Introducci
on pr
actica a los FPGA
August 16, 2012
74 / 84
Ejemplos en VHDL
Generador VGA
Introducci
on pr
actica a los FPGA
August 16, 2012
75 / 84
Ejemplos en VHDL
Generador VGA - Sincronismo horizontal
Introducci
on pr
actica a los FPGA
August 16, 2012
76 / 84
Ejemplos en VHDL
Generador VGA - Sincronismo vertical
Introducci
on pr
actica a los FPGA
August 16, 2012
77 / 84
Ejemplos en VHDL
Generador VGA - VGA sync
Introducci
on pr
actica a los FPGA
August 16, 2012
78 / 84
Ejemplos en VHDL
Generador VGA - Sincronismos
Introducci
on pr
actica a los FPGA
August 16, 2012
79 / 84
Ejemplos en VHDL
Displays 7 segmentos multiplexados
Introducci
on pr
actica a los FPGA
August 16, 2012
80 / 84
Ejemplos en VHDL
Displays 7 segmentos multiplexados - Diagrama de estados
Introducci
on pr
actica a los FPGA
August 16, 2012
81 / 84
Ejemplos en VHDL
Displays 7 segmentos multiplexados - M
aquina de estados
Introducci
on pr
actica a los FPGA
August 16, 2012
82 / 84
Ejemplos en VHDL
Displays 7 segmentos multiplexados - Transiciones de estados
Introducci
on pr
actica a los FPGA
August 16, 2012
83 / 84
Ejemplos en VHDL
Conversor A/D por contador
Introducci
on pr
actica a los FPGA
August 16, 2012
84 / 84
Ejemplos en VHDL
Conversor A/D por contador
Introducci
on pr
actica a los FPGA
August 16, 2012
85 / 84

Introduccion FPGA

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Introduccion FPGA

Cargado por

Copyright:

Formatos disponibles

Introduccion practica a los FPGA

Ing. Roberto Simone - EDUDEVICES

August 16, 2012 - www.edudevices.com.ar

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado.

Chau compuertas, hola FPGA.

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado.

Chau compuertas, hola FPGA.

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado.

Chau compuertas, hola FPGA.

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado.

Chau compuertas, hola FPGA.

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado

Implementacion de un sistema dedicado.

Chau compuertas, hola FPGA.

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado

Un chip tiene resueltos buena parte del hardware:

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado

Un chip tiene resueltos buena parte del hardware:

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado

Un chip tiene resueltos buena parte del hardware:

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado

Un chip tiene resueltos buena parte del hardware:

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado

Un chip tiene resueltos buena parte del hardware:

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado

Un chip tiene resueltos buena parte del hardware:

Ing. Roberto Simone ()

August 16, 2012

Implementacion de un sistema dedicado

Un chip tiene resueltos buena parte del hardware:

Ing. Roberto Simone ()

August 16, 2012