Documentos de Académico
Documentos de Profesional
Documentos de Cultura
DEL VALLE
FACULTAD DE INFORMATICA Y
ELECTRONICA
DPTO: DE ELECTRONICA Y
BIOINGENIERIA
ELECTRONICA BASICA II
Ttulo de la Practica
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
N 1
N 2
N 3
N 4
N 5
N 6
N 7
N 8
N 9
2. COMPETENCIAS
El estudiante:
Disea, analiza y caracteriza circuitos amplificadores en frecuencias medias en las distintas
configuraciones utilizando transistores BJT., a travs de la resolucin de problemas que se
presentan en el campo de trabajo del profesional.
Comprende los parmetros que caracterizan a cada amplificador, como ser sus ganancias y
sus impedancias, en la electrnica bsica.
3. MATERIALES Y EQUIPOS
1 Generador de seal
Resistencias de diseo
Transistores BJT de diseo
Capacitores de diseo
4. PROCEDIMIENTO
Parte 1.1
Montar el circuito amplificador en Emisor Comn con transistor bipolar NPN que se muestra en la
figura.
V1
12 V
R3
39k
R1
2.2k
C1
R5
V2560
10mVrms
5kHz
0
R6
3.9k
Vin
Q1
C3
220F
Vout
220F
2N2222
R7
3.9k
R4
10k
Zin
R2
680
C2
220F
Parte 1.2
Seleccionar una onda sinusoidal de frecuencia F = 5 [KHz]. Conectar el Osciloscopio para medir
las seales de entrada y salida: CH1 = Vin y CH2 = Vout. Actuar sobre la amplitud de entrada para
obtener la mxima seal de voltaje de salida sin distorsin. Anotar los valores en el siguiente
cuadro y calcular la Ganancia de tensin y el desfase entre las seales.
Frec [KHz]
Vin
Vout
Av = |Vout/Vin|
Desfase []
Parte 1.3
Medicin de la impedancia de entrada Zin del Amplificador a F = 5 [KHz].
a) Medir la tensin de entrada Vin en vaco, VVACIO, es decir sin conectar a la entrada del
amplificador.
b) Conectar la fuente de entrada al amplificador y medir la tensin en las terminales, VCARGA.
c) Calcular la impedancia de entrada Zin segn la siguiente frmula:
Zin = (
Parte 1.4
Medicin de la impedancia de salida Zout:
a) Medir la tensin de salida Vout en vaco (tal como se ve en la figura), VOUT VACIO.
b) Conectar una resistencia de carga RL=10K y volver a medir el voltaje de salida, VOUT CARGA.
c) Calcular la impedancia de salida Zout segn la siguiente frmula:
(
Parte 2.1
Determinar la Transconductancia gm para el FET 2N3819 o similar en fuente comn. Luego dibuje
el modelo incremental para pequeas seales con los valores obtenidos de los clculos.
Procedimientos:
Colocar, VG = VS = 0. Colocar una fuente de voltaje variable (con valor inicial VDD=0) entre
Drenador y Fuente.
1. Incrementar el voltaje VDD realizando mediciones simultneas de IDSS. Observar que para
cada incremento de VDS, existe un aumento de Corriente ID, esto ocurre hasta que el voltaje VDD
alcanza un valor en que la corriente permanece constante. Esta corriente es la corriente IDSS.
2. En las condiciones del paso 1, aplicar un voltaje negativo variable
VGS (Con valor inicial VGS = 0)
3. Incrementar el voltaje VGS hasta que la corriente ID sea cero. El valor VGS para ID = 0 es igual
al Vp (=VGSoff).
LECTURA: IDSS, Vp
CALCULOS: gm =2*IDSS/Vp
NOTA: Para seleccionar el valor de RD = 2[K] calcular en base al dato de IDSS del transistor, en
forma aproximada.
PARA EL INFORME:
Para el transistor utilizado buscar los valores de gm y rd o Ys en las hojas de datos del mismo.
Explicar el resultado obtenido y la diferencia con respecto al terico.
Con el valor de gm, dibujar el modelo en AC del transistor.
Parte 2.2
Disear un amplificador en Compuerta Comn con ganancia Av = 3. Utilizar para el mismo,
transistores que se usaron para la Parte 1.1. Utilizando el mtodo de polarizacin que mejor
convenga.
Medir la ganancia del amplificador para varios valores de frecuencia (por lo menos 15 puntos).
Observar el comportamiento de la ganancia a medida que aumenta la frecuencia de entrada,
desde 10 Hz hasta 20 KHz y un voltaje de entrada de Vi = 10[mV].
5. CUESTIONARIO
1. Dibujar la ganancia versus la frecuencia y ubicar el punto a partir del cual la ganancia se
mantiene constante.
2. Qu representa que la ganancia se mantenga constante a partir de una cierta frecuencia?
6. TIEMPO DE DURACION DE LA PRCTICA
Tiempo de duracin de la prctica 100 minutos.
2. COMPETENCIAS
El estudiante:
Disea circuitos amplificadores de varias etapas en cualquier configuracin, a travs de la
resolucin de problemas que se presentan en el campo de trabajo del profesional.
3. MATERIALES Y EQUIPOS
1 Generador de seal alterna
Resistencias diseo
Condensadores de diseo
Transistores de diseo
4. PROCEDIMIENTO
Parte 3.1
Dado el circuito en cascada de la figura se pide:
a) Medir las ganancias individuales de cada etapa.
b) La ganancia total.
c) Analizar el efecto que causa en la ganancia total al conectar la segunda etapa. Explicar las
causas.
V2
12 V
R1
39k
10F
10mVpk
5kHz
0
R6
39
Q1
C4
V1
R3
1k
R2
10k
R4
470
Q2
C3
10F
2N2222
C1
10F
R8
1k
2N2222
R7
10
R5
470
C2
10F
Parte 3.2
Disear e implementar un amplificador de tensin de dos etapas con ganancia de tensin Av =
+500, Impedancia de Entrada Zin > 200 [K] y Zo = 2 [K].
Condiciones:
Elegir los puntos de polarizacin que crean convenientes, as como tambin la tensin de
alimentacin.
Elegir las configuraciones adecuadas y distribuir las ganancias en ellas adecuadamente.
Utilizar condensadores con valor de 10 [F] para capacitancias de acople y desvo.
Se recomienda elegir los valores comerciales de las resistencias que mas se acerquen a lo
calculado. Adems con dichos valores recalcular los valores de las tensiones y corrientes, as
como tambin las ganancias de voltaje del amplificador.
Procedimiento:
a) Medir las corrientes y voltajes del punto de operacin y compararlas con los calculados en
forma terica.
b) Usando el generador de seales inyectar al amplificador una seal con amplitud de 5 mV con
una frecuencia media (por ejemplo 5 KHz).
c) Medir y anotar las ganancias de voltaje en cada etapa y la total a una frecuencia de 5KHz.
5. CUESTIONARIO
1. Discutir las posibles variaciones que se podran hacer (en caso de que lo hubieran), al diseo
de la Parte 3.1 para lograr los mismos requisitos.
6. TIEMPO DE DURACION DE LA PRCTICA
Tiempo de duracin de la prctica 100 minutos.
15Vdc
0
R3
560k
R1
2.4k
C2
Salida
Q1
C1
390nF
Entrada
330nF
Q2N2222
R5
2k
V2
10mVac
0Vdc
R4
220k
R2
220
C3
10uF
0
0
Condiciones:
Rango de frecuencia 5 [Hz] 100 [KHz].
Tensin de Entrada Vin = 10 [mV].
En bajas frecuencias realizar muestras en rangos cortos de frecuencia.
5. CUESTIONARIO
1. En el informe dibujar el diagrama de Bode de la respuesta en frecuencia y ubicar la frecuencia
de corte inferior, para ambos casos.
6. TIEMPO DE DURACION DE LA PRCTICA.
Tiempo de duracin de la prctica 100 minutos
20Vdc
0
R3
39k
R1
3.9k
C1
Out
R6
Q1
C2
1uF
In
10uF
Q2N2222
100
R5
10k
V2
0.01Vac
0Vdc
R4
10k
R2
680
C3
10uF
0
0
1. Para una seal de Entrada V2 de 10mV, a una frecuencia de 5Khz, medir cunto vale la
mxima tensin de salida. En funcin a esto calcular la ganancia a frecuencias medias.
2. Variar la frecuencia de la seal de entrada desde 10 Hz hasta 1MHz. Durante este proceso
ubicar los puntos o frecuencias de corte inferior y superior
3. Cambiar el Capacitor C3 por uno de 100uF y medir la frecuencia de corte inferior. Comentar
los resultados.
4. Colocar un capacitor entre las terminales Base Colector de transistor de 10nF y medir
nuevamente la frecuencia de corte superior. Comentar los resultados.
5. Sacar dicho capacitor y conectarlo paralelo a la Resistencia de Carga y medir nuevamente la
frecuencia de corte superior. Comentar los resultados.
5. CUESTIONARIO
1. En el informe, en base a estas mediciones sacar las conclusiones con respecto a las
frecuencias de Corte, inferior y superior.
6. TIEMPO DE DURACION DE LA PRCTICA
Tiempo de duracin de la prctica 100 minutos
R1
180k
R3
3.3k
R5
82K
R7
3.3k
C2
1nF
Vo
C1
C5
Q1
NPN BCE
Q2
NPN BCE
47nF
V1
Value = 10mV
1uF
R2
47k
R4
2.2k
R6
22K
C3
100nF
R8
1K
R9
100K
R10
100K
Circuito de
Realimentacin
C4
47uF
Figura 1
Figura 2