1

!"#$%#& ()
*+,-./+012
2
Asncronos RS
Sncronos RS, J-K, T, D
Biestables
Son circuitos que tienen dos estados estables. Cada estado puede
permanecer de forma indefinida. Son circuitos con memoria
Clasificacin:
Asncronos: no necesitan seal de sincronizacin para cambiar la
salida
Sncronos: necesitan una seal para validar la salida (Seal de
sincronismo o de reloj CLK)
!"#$%&''()!
3
Biestables R-S
Prohibido 1 1
0 0 1
1 1 0
Q
t-1
0 0
Q
t
S R
No
cambia
de
estado
R
S
Q
Q
Con puertas NOR
R
S
Q
Q
R
S Q
Q
Con puertas NAND
*(#'&("$+ +-'&-!'(./-+ .+0!'#$!$+
4
R
S
Q
Q
Aparecen problemas en los sistemas asncronos cuando aparecen
transitorios de la seal de entrada que son capturados a la entrada
de los biestables
Presencia de glitches
Prohibido 1 1
0 0 1
1 1 0
Q
t-1
0 0
Q
t
S R
1
1
A
B
0
tp
tp
tp
A
.....
A B
A S
t
0
2t
p
t
p
Utilizar biestables sncronos
*(#'&("$+ +-'&-!'(./-+ .+0!'#$!$+
5
CLK CLK
CLK CLK
Nivel alto
Nivel bajo
Flanco de subida Flanco de bajada
Nomenclatura de la seal de reloj
Biestables tipo LATCH
Biestables tipo FLIP-FLOP
*(#'&("$+ +-'&-!'(./-+ +0!'#$!$+
6
R
S
Q
Q
S (SET) es la puesta a 1 y R (RESET) es la puesta a 0 del biestable. Si
las entradas S y R estn a 1 la salida valdr 0 o 1. Si R y S son 0 no
cambia el estado
0 (B.P.)
1 (I.P.)
1 1
0 0 1
1 1 0
Q
t-1
0 0
Q
t-1
x x
Q
t
S R CLK
Seal de reloj
(Flanco descendente)
CLK
Biestables R-S sncronos
Biestable R-S activo
por flanco de bajada
*(#'&("$+ +-'&-!'(./-+ +0!'#$!$+
7
J
K
Q
Q
Resuelve el problema de la prohibicin del estado R=S=1 del
biestable R-S. J es la puesta a 1 y K es la puesta a 0 del biestable. Si
las entradas J y K estn a 1 la salida cambia su estado. Si J y K son 0
no cambia el estado
Q
t-1
1 1
1 0 1
0 1 0
Q
t-1
0 0
Q
t-1
x x
Q
t
K J CLK
CLK
Biestables J-K
Biestable J-K activo
por flanco de bajada
*(#'&("$+ +-'&-!'(./-+ +0!'#$!$+
8
J
K
Q
Q
Los dispositivos comerciales suelen disponer de unas entradas asncronas
para la puesta a cero del biestable (Clear) y para su puesta a uno (Preset)
Q
t-1
1 1
1 0 1
0 1 0
Q
t-1
0 0
Q
t-1
x x
Q
t
K J CLK
CLK
Biestables J-K sncronos con entradas asncronas de preset y clear
Preset
Clear
Q
t-1
1 1
0 0 1
1 1 0
Prohibido 0 0
Q
t
Clear Preset
Con Clear = Preset = 1 tenemos el funcionamiento normal del biestable
*(#'&("$+ +-'&-!'(./-+ +0!'#$!$+
9
Q
La salida del biestable cambia de estado siguiendo la evolucin de
la seal T. El biestable T es la base de los contadores asncronos.
CLK
Q
t-1
1
Q
t-1
0
Q
t
T
CLK
Biestables T
T
*(#'&("$+ +-'&-!'(./-+ +0!'#$!$+
10
No existe comercialmente y se consigue con biestables tipo JK.
Si conectamos la entradas J y K y la denominamos entrada T
tendremos un biestable tipo T
J
K
Q
Q
t-1
1 1
1 0 1
0 1 0
Q
t-1
0 0
Q
t
K J CLK
CLK
T
Biestables T
*(#'&("$+ +-'&-!'(./-+ +0!'#$!$+
11
Biestables D FLIP-FLOP
Pasa el valor presente
en la entrada D a la
salida cuando llega el
flanco descendente de
la entrada de reloj.
D Q
CLK
Q
1 1
0
X
D
0
Q
t-1
Q
t
CLK
Biestables D LATCH
Pasa el valor presente
en la entrada D a la
salida cuando tenemos
un nivel alto en la
entrada de sincronismo.
D Q
CLK
Q
1 1 1
0
X
D
0 1
Q
t-1
0
Q
t
CLK
Activo por nivel !
*(#'&("$+ +-'&-!'(./-+ +0!'#$!$+
12
Problema que surge cuando existe realimentacin de la salida
hacia la entrada del sistema cuando an est activa la seal de
reloj
Problema de las carreras
D Q
CLK
Q
1
Utilizar configuracin master-slave
*(#'&("$+ +-'&-!'(./-+ +0!'#$!$+
13
Corresponde a dos biestables (J-K R-S) dispuestos en serie (uno
maestro y el otro esclavo). Reciben esta denominacin porque el
estado del biestable esclavo - una vez que el reloj de ste asi lo
permite - corresponde al estado de las salidas del biestable
maestro.
Para eliminar finalmente los problemas de carrera se usan con
configuracin activos por flanco.
Biestables Maestro-Esclavo (Master-Slave)
J
K
Q
1
Q
1
CLK
J
K
Q
1
Q
2
CLK
*(#'&("$+ +-'&-!'(./-+ +0!'#$!$+
14
Las aplicaciones de los temporizadores en aplicaciones de
electrnica digital son imprescindibles.
Contadores asncronos
Tienen una entrada de reloj genrica y n salidas binarias que
representan en cada momento el valor en binario de los pulsos
que entran por la entrada de reloj. Los biestables no cambian al
mismo tiempo
Divisores de frecuencia
En muchas ocasiones la frecuencia de una seal no es la
requerida para la aplicacin y se hace necesario dividir la
misma
Temporizadores
12/('.'($!-+ %- 3(-+".3/-+
15
Contadores asncronos
Estn basados en biestable de tipo T encadenados en cascada. Cada
vez que en la entrada de un biestable tipo T aparece un flanco
descendente (cambio de 1 a 0) el biestable cambia de estado
T Q T Q T Q T Q
CLK
Q
1
Q
0
Q
2
Q
3
12/('.'($!-+ %- 3(-+".3/-+
16
Contadores asncronos
Cronograma
CLK
Q
0
Q
1
Q
2
Q
3
1 2 3 4 5 6 7 8 9 10
1 1 1 1
1
1 1 1
11 12 13 14 15 16 1 2
0
0
0
0
1
0
0
0
0
0
0
0 0 0 0 0
0 0
0 0
0
0
0
0 0 0 0
0
0
0
0 0
0
1
1 1 1 1
1 1 1 1 1 1 1 1
1 1 1 1
1 1
1 1
1 1
1
0
0
0
0
12/('.'($!-+ %- 3(-+".3/-+
17
Contadores decimales
Para construir un contador decimal, utilizaremos un contador
binario de 4 bits y lo reseteamos (poner a cero) cuando entren 10
pulsos. Reseteamos el contador cuando tenemos la combinacin
binaria de 10 (1010)
T Q T Q T Q T Q
CLK
Q
1
Q
0
Q
2
Q
3
R R
R
R
12/('.'($!-+ %- 3(-+".3/-+
18
Contadores decimales
CLK
Q
0
Q
1
Q
2
Q
3
8 9 10
1 1 1 1 1
0 0
1 2 3 4 5 6 7 8
0
0
0
0 0 0 0
0
0
0
1 1
0
0
0 0 1 1
0 0 0 0 1 1
1
0 1
1 0
1
1
0 0 0
Reset con la
combinacin 1010
1
1
0
R
Q
0
Q
1
Q
2
Q
3
CLK
BCD
Representacin en diagrama
de bloques del contador
decimal (BCD)
12/('.'($!-+ %- 3(-+".3/-+
19
Contador Ascendente-Descendente
T Q T Q T Q T Q
CLK
Q
1
Q
0
Q
2
Q
3
Con un 0 contador ascendente pasa a la salida el mismo nmero
que en la salida del biestable (salida Q)
Con un 1 contador complementa el nmero que tenga la salida del
biestable ( salida Q (negada))
A/D
12/('.'($!-+ %- 3(-+".3/-+
20
Divisor de frecuencia
Las salidas de un contador se pueden utilizar como un divisor de
frecuencia. Tal y como puede verse en el cronograma la frecuencia de
salida de cada salida divide por 2 la frecuencia de la anterior
CLK
Q
0
Q
1
Q
2
Q
3
1 2 3 4 5 6 7 8 9 10
1 1 1 1
1 1 1
11 12 13 14 15 16
0
0
0
0
1
0
0
0
0
0
0
0 0 0 0 0
0 0
0 0
0
0
0
0 0 0 0
0
0
0
0 0
0
1
1 1 1 1
1 1 1 1 1 1 1 1
1 1 1 1
1 1
1 1
1 1
1
f
CLK
f
0
f
1
f
2
f
3
1 n
CLK
n
2
f
f
+
=
12/('.'($!-+ %- 3(-+".3/-+
21
Divisor de frecuencia
R
Q
0
Q
1
Q
2
Q
3
CLK
Binario
R
Q
0
Q
1
Q
2
Q
3
CLK
BCD
Cuando el contador es de tipo BCD la salida Q
3
no cumple la regla
f
CLK
/2
n+1
, sino que divide por 10 ya que cuando entran 10 pulsos se
resetea
2
f
CLK
2
CLK
2
f
3
CLK
2
f
4
CLK
2
f
10
f
CLK
2
f
CLK
2
CLK
2
f
3
CLK
2
f
12/('.'($!-+ %- 3(-+".3/-+
22
Temporizador
El temporizador bsico cuando detecta la combinacin de
temporizacin y efecta un cambio de 0 a 1.
Contador
Combinacional
Pulsador de
Inicio de
temporizacin
V
CC
12/('.'($!-+ %- 3(-+".3/-+
23
Temporizador
Pulsador de
Inicio de
temporizacin
V
CC
R
Q
0
Q
1
Q
2
Q
3
CLK
BCD
R
S
Q
CLK
Pulsador Inicio
Q
1 2 3 4 5 6 7 8 9
12/('.'($!-+ %- 3(-+".3/-+