Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Diagrama de Bloques de Un Microcontrolador
Diagrama de Bloques de Un Microcontrolador
BUS DE DIRECCIONES
UNIDAD CENTRAL
DE PROCESO C.P.U
INTERFAZ
SERIE
UNIDAD DE
CONTROL
U.A.L
TIMERS
ROM
RAM
PUERTOS
E/S
REGISTROS
BUS DE DATOS
BUS DE CONTROL
DRIVERS P0
(P0.0-P0.7)
R. DIR.
RAM
RAM
LATCH
P0
EPROM/
ARQUITECTURA
DEL
MICROCONTROLADOR
ROM
8051
DRIVERS P2
(P2.0-P2.7)
LATCH P1
PCON
REG.
B
TMP2 ACC
SCON TMOD
T2CON TH0
TMP1
TL1
RCAP2L*
TL0
TH2* TL2*
SBUF
IE
TCON
R. DIR.
PROGRAMA
TH1
P. PILA
CAP2N*
CP
IP
UAL
REG. TIMERS, INTERRUPCIONES
Y P. SERIE
BUFFER
PSW
INC. PC
U.C
REG.
INSTRUC
CIONES
DPTR
LATCH P.1
LATCH P.3
OSCILADOR
DRIVERS P1
(P1.0-P1.7)
DRIVERS P3
(P3.0-P3.7)
* SLO 8052
EL MICROCONTROLADOR
8051
Caractersticas
Patillaje
P1.0
C de 8 bits.
RAM usuario de 128bytes (256 para el 8052).
RAM SFR de 128bytes (128 para el 8052).
4K ROM (8K para el 8052).
32 lneas E/S (4 puertos de 8bits).
P1.7
1 interface serie.
RESET
RXD/ P3.0
2 timer de 16 bits (3 para el 8052).
TXD/ P3.1
1 oscilador interno.
INT0/ P3.2
64K de memoria para programa externo.
INT1/ P3.3
64K para datos externos.
T0/ P3.4
T1/ P3.5
Frecuencia 12 MHz.
WR/ P3.6
Alimentacin +5v.
RD/ P3.7
111 instrucciones, de 1 a 3bytes.
XTAL2
XTAL1
Ciclo instruccin de 12 ciclos
VSS
de reloj.
6 fuentes de interrupcin (2 externas, 3 timers, 1 serie).
1
2
3
40
39
38
4
37
36 6
35
34 8
5
7
9
VCC
P0.0/ AD0
P0.1/ AD1
33
8051
32 10
11
13
15
25
24
18
22
21
31
30 12
29
28 14
27
26 16
17
23 19
20
P0.7/ AD7
EA
ALE
PSEN
P2.7/ A15
P2.0/ A8
MEMORIA DE DATOS
FFFFH
64K
FFFFH
___
WR
0000H
FFH
SFR SLO
DIRECTO (EN EL
8052 IND.)
7FH
1FFFH
80 BYTES USO
GENERAL
HASTA 8K 8052
DIR.DIRECTO E
INDIRECTO
0000H
30H
4K PARA EL 8051
DIREC. DE BIT
20H
001BH
0013H
000BH
18H
0003H
0000H
BANCO 3 (R0-7)
TIMER1
INTR.. EXTERNA 1
TIMER 0
INTRR. EXTERNA 0
RESET__
EA=1
10H
OOOOH
EA=0
____
PSEN
08H
00H
BANCO 2 (R0-7)
BANCO 1 (R0-7)
BANCO 0 (RO-7)
__
RD
RAM
P0
DATOS
P1
___
EA
Vcc
LATCH
___
ALE
DIRECC.
P2
E/S
P3
__
OE
__
WE
E/S
REGISTROS ESPECIALES
F8H
F0H
B
E8H
E0H
ACC
D8H
D0H
PSW
C8H T2CON*
COH
B8H
IP
B0H
PS
A8H
IE
A0H
P2
98H
SCON
90H
P1
88H
TCON
80H
P0
RCAP2L* RCAP2H*
TL2*
TH2*
TH0
TH1
SBUF
TMOD
SP
TL0
DPL
TL1
DPH
* SLO 8251
RESET: ACC=B=PSW=DPTR=TMOD=TCON=THX=TLX=SCON= 00H
SP= 07H
P0-3= 0FFH
IP= XXX00000B
IE= 0XX00000B
PCON= 0XXX0000B
PCON
FFH
F7H
EFH
E7H
DFH
D7H
CFH
C7H
BFH
B7H
AFH
A7H
9FH
97H
8FH
87H
T2
T3
T4
T5
T6
T1
T2
T3
T4
T5
T6
ALE
_____
PSEN
___
RD
P2
PCH
PCL
A0-7
PCH
PCL
P1
Instruccin
Dato ledo
Dir. C.P.
CLR C
CLR bit
SETB C
SETB bit
CPL C
CPL bit
ANL C,bit
ANL C,/bit
ACALL direcc11
LCALL direcc16
RET
RETI
AJMP direcc11
LJMP direcc16
SJMP rel
JMP @A+DPTR
JZ rel
JNZ rel
JC rel
JNC rel0
JB bit, rel
JNB bit, rel
JBC bit,rel
CJNE A,direcc,rel
DJNZ Rn,rel
DJNZ direcc,rel
NOP
EX0
ET0
EX1
ET1
ES
ET2*
EA
ET2*
ES
ET1
EX1
ET0
EX0
0003H
000BH
0013H
001BH
0023H
002BH
PX0
PT0
PX1
PT1
PS
PT2*
PT2
PS PT1
PX1
PT0
PX0
0 auto
0 auto
0 auto
0 auto
0 softw
0softw
C/T
M1
M0
TIMER 0
GATE
IT0
IE0
IT1
IE1
TR0
TF0
TR1
TF1
TF1
TR1
TF0 TR0
IE1
IT1
IE0
IT0
SMOD ---
---
---
GF1
GF0
PD
IDL
IDL
PD
GF0
TB8
RB8
TI
RI
Modos de funcionamiento:
SM1-SM0
00
01
10
11
PROGRAMANDO EL C 8051
DIRECTIVAS
ORG
END
EQU
;
:
EJEMPLO DE PROGRAMACIN
$MOD51
$TITLE(OPERAR CON MEMORIA)
ORG 0000H
AJMP 100H
ORG 100H
CLR C
;BORRA EL BIT DE ACARREO
MOV 70H,#05H
;CARGA LA POSICIN 70 DE RAM CON EL VALOR 05H
MOV A,39H
;MUEVE AL ACUMULADOR EL CONTENIDO DE LA POSICIN 39 DE
RAM
SUBB A,38H
JC SUMA
MOV 70H,A
JMP FIN
SUMA: MOV A,39H
ADD A,70H
MOV 70H,A
FIN:
END