Ruta de datos (Multiplexores y demultiplexores

RUTA DE DATOS (MULTIPLEXORES DEMULTIPLEXORES)

1. Multiplexores
Multiplexor = circuito con N entradas, 1 salida y n patillas de seleccin, tal que 2 =N. Con la combinacin binaria introducida en las patillas de seleccin (n), elegimos la entrada N que aparecer en la salida. Sntesis: Se 0 0 0 0 1 1 1 1 D1 D0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 Y 0 1 0 1 0 0 1 1 Se 0 1 D1 X D1
n

D0
D0 X

D0

Y D0 D1

MUX
D1

Se

Se d0
d1
d1 0 0 d0 1 1 d0 0 1

Se
d0
0 1

y = Seid 0 + Seid1

Multiplexor de 4 canales (4 a 1)

Pgina 1

Ruta de datos (Multiplexores y demultiplexores

Multiplexor de 8 canales (8 a 1)

1. Convertidor de datos de paralelo a serie Usos 2. Sintetizar funciones lgicas

Pgina 2

Ruta de datos (Multiplexores y demultiplexores

Sntesis de funciones lgicas

A la hora de sintetizar una funcin lgica lo que se hace es obtener los trminos minterm de dicha funcin, estos son las combinaciones de entrada para las cuales la salida toma valor 1. Por lo tanto con unmultiplexor se puede implementar dicha funcin introduciendo un nivel 1 en cada una de las entradas correspondientes al orden delos trminos minterm necesarios y conectando las variables de entrada en las patillas de seleccin de dichas entradas. Ejemplo:

f (a, b, c) = m(0, 4,5, 6, 7)

La implementacin ms elemental consiste en colocar un multiplexor de 8 canales que tengas a 1 las entradas 0,4,5,6,7 y conectar las variables a. b y c en las patillas de seleccin.

Sin embargo en ocasiones se puede simplificar la implementacin sometiendo primeramente a la funcin a una simplificacin y posteriormente implementar el resultado con uno o varios multiplexores.

Ejemplo:

f (a, b, c, d ) = m(4,5, 6, 7,8,13,14,15)

f (a, b, c, d ) = abcd + abcd + abcd + abcd + abcd + abcd + abcd + abcd
Elegimos un multiplexor de 4 canales al que conectamos las variables a y b, por lo que en la funcin anterior sacamos factor comn las variables ay b que aparezcan con los mismos valores en los diferentes trminos:

f (a, b, c, d ) = ab (0) + ab(1) + ab (cd ) + ab(cd + cd + cd ) = ab (0) + ab(1) + ab (cd ) + ab(cd )

Pgina 3

Ruta de datos (Multiplexores y demultiplexores

Diseo en rbol
Cuando el nmero de variables es tal que un multiplexor no es suficiente, se utiliza un diseo en rbol. El diseo en rbol consiste en sintetizar un grupo de variables comunes a todos los trminos y luego conectar las salidas ala sintetizacin del resto de variables. Ejemplo:

f (a, b, c, d , e) = abcde + abde + abcde + abcde + abcde + abcde

1 Se decide las variables que van a formar el primer nivel y se sacan como factor comn en cada uno del os trminos en todas sus combinaciones. En caso de no aparecer en todas sus combinaciones se aplica el teorema de expansin hasta que aparezcan.
Se toman para el primer nivel las variables a y b.

f (a, b, c, d , e) = ab (cde + de ) + ab (cde + cde ) + ab(cde + cde ) + ab(0) 2 Agrupar y simplificar los trminos comunes a las variables del primer nivel y sintetizar el contenido de los parntesis eligiendo las variables del segundo nivel.
Se toman para el segundo nivel las variables d y e.

f (a, b, c, d , e) = ab (cde + de )+ ab (cde + cde )+ ab (cde + cde )+ ab(0) C A B A = (cde + de ) = de (0) + de(c ) + de (1) + de(0) B = (cde + cde ) = de (0) + de(0) + de (c + c) + de(0) = de (0) + de(0) + de (1) + de(0) C = (cde + cde ) = de (c ) + de(0) + de (0) + de(c)
3 Sintetizar con multiplexores cada nivel e interconectar entre ellos de forma que cada combinacin binaria de los del segundo nivel se conectan a las entradas correspondientes del nivel superior.

Pgina 4

Ruta de datos (Multiplexores y demultiplexores

2.

Demultiplexores
n

Demultiplexor = circuito con 1 entradas, N salida y n patillas de seleccin, tal que 2 =N. Con la combinacin binaria introducida en las patillas de seleccin (n), elegimos la salida N en la que aparecer la entrada.

Con la combinacin binaria introducida en las patillas de seleccin, elegimos la salida por la que aparecer la entrada.

Pgina 5

Ruta de datos (Multiplexores y demultiplexores

1. Distribucin de datos Usos 2. Decodificacin 3. Diseo general

Uso como decodificador

El uso es muy sencillo, ya que, se pondr la entrada a un nivel lgico fijo (1 o 0 segn interese) y luego mediante la combinacin binaria que metamos en las patillas de seleccin conseguiremos el nivel lgico introducido a la entrada en la salida seleccionada, conformando con ello un decodificador.

DEMUX

O0 O1 O2 O3 O4 O5 O6 O7 O8 O9 O10 O11 O12 O13 O14 O15

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

S3

S2

S1

S0

Decodificador BCD-Segmentos

Pgina 6

Ruta de datos (Multiplexores y demultiplexores

3. Codificadores con prioridad

Un circuito codificador genera una salida en funcin del cdigo correspondiente a la entrada activa. Si estn activadas ms de una entrada es necesario establecer un criterio de prioridad de forma que en todo momento slo se genere el cdigo de la lnea ms prioritaria de entre todas las activas. A este tipo de codificadores se les denomina codificadores con prioridad.

SN74LS147

FUNCTION TABLE
INPUTS 1 H X X X X X X X X L 2 H X X X X X X X L H 3 H X X X X X X L H H 4 H X X X X X L H H H 5 H X X X X L H H H H 6 H X X X L H H H H H 7 H X X L H H H H H H 8 H X L H H H H H H H 9 H L H H H H H H H H D H L L H H H H H H H OUTPUTS C H H H L L L L H H H H H H L L H H L L H B A H L H L H L H L H L

H = HIGH Logic Level, L = LOW Logic Level, X = Irrelevant

4. Amplificadores (Buffers-Drivers) y Transmisores-Receptores de Bus

Circuitos integrados que sirven para amplificar la corriente de las seales y para configurar los buses de comunicacin de los sistemas microprocesadores.

Pgina 7

Ruta de datos (Multiplexores y demultiplexores

EXAMENES

Mayo del 2002

Circuitos selectores de datos (multiplexores): a. Conceptos de multiplexores. b. Aplicarlo al diseo de dos niveles (usando multiplexores de 4 entradas y 1 salida) de la siguiente funcin lgica:

f ( x, y, z , u , v) = xyzuv + xyzuv + xz (u + v) f ( x, y, z , u , v) = xyzuv + xyzuv + xz (u + v) = xyz (u + v ) + xyzuv + xzu + xzv = xyzu + xyzv + xyzuv + xzu + xzv
1 nivel xz:
f ( x, y, z , u , v) = xyzu + xyzv + xyzuv + xzu + xzv = x z (uyv )+ xz (0) + xz (u + v)+ xz ( y u + y v ) C A B
er

2 nivel uy:

er

A = uyv = uy (v ) B = (u + v) = uy + uy + u yv + uyv + uyv + uyv = u y (v) + uy (v) + uy (1) + uy (1)

C = y u + y v = y u + y v u + y v u = u y (1) + uy (0) + uy (v ) + uy (0)

Pgina 8

Ruta de datos (Multiplexores y demultiplexores

Septiembre del 2000

Diseo con circuitos multiplexores y demultiplexores: a. Aspectos tericos. b. Aplicarlo a los circuitos cambiadores de cdigo que pasan de BCD (exceso a 3) a Gray. Para facilitar la tarea se adjunta la tabla de correspondencia entre los distintos cdigos.
Dgito Decimal 0 1 2 3 4 5 6 7 8 9 BCD (5421) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 BCD Exceso - 3 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 Gray 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 Dgito Decimal 0 1 2 3 4 5 6 7 8 9 BCD (5421) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 BCD Exceso 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 3 1 0 1 0 1 0 1 0 1 0 Gray 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1

b3 b2 b1 b0 g3 g2 g1 g0

g3 = m(11,12)

g 2 = m(7,8,9,10,11,12)

g1 = m(5, 6, 7,8)

g 0 = m(4, 6,8,10,12)

b0 b1 b2 b3 2 3 21 22 A0 A1 A2 A3

U8 O0 O1 O2 O3 O4 O5 O6 O7 O8 O9 O10 O11 O12 O13 O14 O15 11 9 10 8 7 6 5 4 18 17 20 19 14 13 16 15

1 EL 23 ~E 5V VCC

4514BD_5V

g3

g2

g1

g0

Pgina 9