Documentos de Académico
Documentos de Profesional
Documentos de Cultura
09 SD Capitulo Vii Circuitos Logicos Combinacionales
09 SD Capitulo Vii Circuitos Logicos Combinacionales
CAPITULO VI
n variables de entrada
m variables de salida
Fig. 6.1 Diagrama a bloques de un circuito combinacional. CODIFICADORES Definicin: Un codificador es una funcin digital que produce una operacin inversa a la del decodificador. Un codificador digital que tiene 2n (o menos) lneas de entrada y n lneas de salida, las lneas de salida generan el cdigo binario para las 2n variables de entrada. Se puede decir tambin que un codificador es un circuito que nos convierte informacin no binaria (nmeros, letras, caracteres, etc.) a un cdigo binario.
0 1 2 3 4 5 6 7
Codificador
x y z
65
Codificador decimal a BCD. Este codificador convierte una entrada decimal a BCD.
+Vcc
+Vcc
A B C D
Fig. 6.3 Codificador decimal a BCD. Las entradas y salidas de este codificador son activas bajas. Un C.I. que realiza esta accin es el 74LS147. DECODIFICADORES Definicin: El decodificador es un circuito combinacional que convierte la informacin binaria de n lnea de entrada a un mximo de 2n lneas de salida. Si la informacin decodificada de n bits tiene combinaciones no usadas o de no importa, la salida del decodificador tendr menos de 2n salidas. En otras palabras un decodificador nos convierte informacin binaria a informacin no binaria (letras, smbolos, caracteres, etc).
x y z
Decodificador 3X8
0 1 2 3 4 5 6 7
66
Otras aplicaciones. Implementacin de funciones booleanas empleando decodificadores. Un decodificador de 2 a 4 lneas puede generar los cuatro productos de trminos normales de una funcin de dos variables. De manera parecida, un decodificador de 3 a 8 lneas y uno de 4 a 16 lneas pueden generar, respectivamente, los ocho y diecisis trminos de productos normales de una funcin de tres variables. Implementacin de la funcin F = xyz + xyz + xyz + xyz
x y z
Decodificador 3X8
0 1 2 3 4 5 6 7
Fig. 6.5 Diagrama lgico de la funcin F. Decodificador BCD a 7 segmentos. Este circuito combinacional nos convierte el cdigo BCD a salida siete segmentos, que es la que se emplea en los displays.
+Vcc
A B C D
a b c d e f g
Fig. 6.6 Decodificador BCD a 7 segmentos. Un decodificador BCD a 7 segmentos puede ser el C.I. 74LS47 (para display de nodo comn) o el C.I. 74LS48 (para display de ctodo comn). Decodificador BCD a decimal. Este decodificador nos convierte una entrada BCD a un valor decimal posicional.
67
+Vcc
+Vcc
Fig. 6.7 decodificador BCD a decimal. Observar que este decodificador tiene sus salidas activas bajos, por esta razn los diodos emisores de luz (LED) se encuentran conectados por sus nodos a + Vcc. MULTIPLEXORES Definicin: Un multiplexor (MUX) digital es un circuito combinacional que selecciona informacin binaria de una de muchas lneas de entrada para dirigirla a una sola lnea de salida. La seleccin de una lnea de entrada en particular es controlada por un conjunto de lneas de seleccin. Normalmente hay 2n lneas de entrada y n lneas de seleccin cuyas combinaciones de bits determinan cual entrada se selecciona.
68
e1 e2 e3 e4 Seleccin
Fig. 6.8 Diagrama a bloques de un multiplexor 4 x 1. Multiplexor 8 x 1.
Multiplexor 4X1
Salida
+Vcc
+Vcc
0 1 2 3 4 5 6 7 Multiplexor 8X1
Fig. 6.9 Diagrama de un multiplexor de 8 x 1. Este diagrama corresponde al C.I. 74LS151, el cual es un multiplexor/selector de datos de 8 lneas a 1. Las entradas son de D0 a D7, A, B y C son las lneas de seleccin, Y es la salida normal, W es la salida complementada, S es el strobe del multiplexor. DEMULTIPLEXORES Definicin: Un demultiplexor (DEMUX) es un circuito que recibe informacin por una sola lnea y transmite esta informacin en una de las 2n lneas posibles de salida. La seleccin de una lnea de salida especifica se controla por los valores de los bits de n lneas de seleccin.
69
+Vcc
+Vcc
GB
Fig. 6.11 Diagrama de un demultiplexor de 8 x 3. Este diagrama corresponde al C.I. 74LS138, el cual es un decodificador/demultiplexor de 3 lneas a 8. Sus salidas son activo bajo, GA y GB son el enable (habilitar) del multiplexor, G1 es la entrada, A, B y C son las lneas de seleccin, y de Y0 a Y7 son las salidas.
70
CIRCUITO COMPARADOR Un circuito comparador es aquel que compara la magnitud de dos valores binarios, indicndonos mediante una de sus salidas si ambos valores son iguales o uno es mayor con respecto al otro.
SUMADORES BINARIOS Medio sumador. Un medio sumador es un circuito combinacional que consta de dos entradas y dos salidas.
A B Medio sumador
S C
Fig. 6.13 Diagrama a bloques de un medio sumador. Un medio sumador nos realiza la suma de dos bits (A, B), nos entrega el resultado de la suma (S) y nos da el acarreo de la suma (C).
71
B S
Tabla 6.1 Tabla de verdad del medio sumador. Sumador completo. Un sumador completo tiene tres entradas y dos salidas.
S COUT
Fig. 6.15 Diagrama a bloques de un sumador completo. Un sumador completo nos realiza la suma de dos nmeros binarios (A, B) y el acarreo de entrada (CIN), nos entrega el resultado de la suma (S) y nos da el acarreo de la suma (COUT).
72
CIN
COUT
Tabla 6.2 Tabla de verdad del sumador completo. Sumador completo de 4 bits. Se puede implementar un sumador completo de 4 bits empleando un medio sumador y tres sumadores completos.
73
A1 B1 Medio sumador
1 C1
A2 B2
Sumador completo
2 C2
A3 B3
Sumador completo
3 C3
A4 B4
Sumador completo
4 C4
Fig. 6.17 Diagrama a bloques de un sumador de 4 bits. donde: (A4 A3 A2 A1) y (B4 B3 B2 B1) son los nmeros binarios de 4 bits a sumar. C4 es el acarreo de salida de la suma. 4 3 2 1 son el resultado de la suma.
74
+Vcc C0 1 2 3 4 C1
A1 A2 A3 A4 B1 B2 B3 B4
Fig. 6.18 Diagrama lgico de un sumador completo de 4 bits (74LS83A). Tambin se dispone de un circuito combinacional que realiza la suma de dos nmeros binarios de 4 bits, que es el C.I. 74LS83A.
RESTADORES BINARIOS Medio restador. Un medio restador es un circuito combinacional que tiene solamente dos entradas y dos salidas.
A B Medio restador
S C
75
B S
Restador completo. Un restador completo es un circuito combinacional que tiene tres entradas y dos salidas.
S COUT
76
CIN
COUT
A 0 0 0 0 1 1 1 1 Tabla 6.4
B 0 0 1 1 0 0 1 1
Cin 0 1 0 1 0 1 0 1
S 0 1 1 0 1 0 0 1
Cout 0 1 1 1 0 0 0 1
SUMADOR/RESTADOR DE 4 BITS. El circuito sumador/restador de 4 bits esta constituido de un sumador completo de 4 bits (74LS83A) y 5 compuertas XOR. La seleccin de funcin del circuito (suma o resta), se realiza con el interruptor etiquetado con el nombre de selector de suma o resta (0 = suma, 1 = resta)
77
78