Sony Training TV Plasma

TV A0402
Televisores de Plasma
ndice 1. TECNOLOGA DEL PLASMA....................................... 3 1.1 Funcionamiento del plasma................................................ 3 1.2. Dentro de la pantalla........................................................... 4 2. PERFIL .......................................................................... 7 2. PERFIL .......................................................................... 7 3. TABLETA B................................................................... 8 3. TABLETA B................................................................... 8 3.1. Operacin y descripcin de la tableta B............................ 8 3.1.1. Perfil .........................................................................8 3.1.2. Bloque relacionado a la descodificacin de color..10 3.1.3.- Circuito de imagen dinmica ................................12 3.1.3.1. Caractersticas del circuito de imagen AGC .......13 3.1.4.- Conversor A/D ......................................................15 3.2.5.- IC del sistema........................................................17 3.1.6.- Scan Converter......................................................19 3.1.7.- Circuito de separacin de sincrona ......................21 3.1.8.- PLD .......................................................................23 3.1.9.- Seales de tiempo tales como reloj o seal de sincrona ..........................................................................................25 3.2.- Funciones de la microcomputadora ............................... 27
3.3. Scan Converter...................................................................32 3.3.1. Perfil....................................................................... 32 3.3.2. Configuracin ........................................................ 32 3.3.3. Bloque de interfase de CPU................................... 34 3.3.4. Bloque de interfase de memoria para almacenamiento de imagen.............................................. 34 3.3.5. Bloque de entrada/reduccin de imagen ................ 34 3.3.6. Bloque de salida/expansin de imagen .................. 34 3.3.7. Bloque de control de bus interno ........................... 34 4. TARJETA Q .................................................................35 4.1 Descripcin de la operacin del circuito de la tarjeta Q.....................................................................................35 4.2 Diseo del bloque Q ............................................................37 4.2.1 Configuracin del circuito de la tarjeta Q............... 37 4.2.2 Diagrama a bloques de la tarjeta Q. ........................ 37 4.3 Operacin del circuito, descripcin de cada bloque.........................................................................................38 4.3.1 Interfase de entrada y Salida ................................... 38 4.3.2. Bloque de video ..................................................... 38 4.3.2.1 Entrada se seal compuesta de video................... 39 4.3.2.2 Seal de entrada Y(C (terminal S). ...................... 40 4.3.2.3.Entrada de seal por componentes....................... 40 4.3.3 Bloque de Audio. .................................................... 41 4.3.3.1 Circuito de seleccin de entrada. ......................... 43 4.3.3.2 Circuito de salida de Audio.................................. 43 4.3.3.3. Circuito de TruSurround. .................................... 43 4.3.3.4. Procesador de Audio. .......................................... 44 4.3.3.5 Amplificador de Audfonos. ................................ 44
Customer Services Latin Amrica
-1-
4.3.3.6 Amplificador de Audio.........................................44 4.3.3.7 Salida de Sub_Woofer..........................................45 4.3.3.8 Circuito de control de silenciamiento...................45 4.3.4 Circuito de control de Ventilador............................45 4.3.5 Control S. ................................................................45 5. TARJETA DE TU......................................................... 48 5.1 Bloque de proceso de video................................................ 48 5.1.1 Diagrama a bloques del circuito de proceso de video.48 5.1.2 Circuito para el proceso de la Sincrona Horizontal.49 5.1.3 Circuito para el proceso de sincrona Vertical. .......49 5.1.4. Circuito de procesamiento de video. ......................49 5.2 Circuito de proceso de audio ............................................. 51 5.2.1 Diagrama a bloques del circuito de audio. ..............51 5.2.2 Circuito de procesamiento de Audio.......................51 5.3. Bloque del Microcontrolador para control del Tuner. .. 51 6. ADVERTENCIAS DEL DISPLAY. ............................... 55 7.- DESENSAMBLE ........................................................ 56 7.1. Cubierta trasera ................................................................ 56 7.2. Remocin de las tabletas Q, Q2 y TU .............................. 56 7.3. Remocin del blindaje principal ...................................... 57 7.4. Remocin de la tableta B .................................................. 57
7.5 Remocin de la tableta H1 .................................................58 7.6 Remocin de la tableta H2 .................................................58 7.7 Remocin de la pantalla de Plasma...................................58
-2-
1. Tecnologa del Plasma Durante los ltimos 75 aos, la gran mayora de los televisores se han construido con la misma tecnologa, el tubo de rayos catdicos (CRT). En una televisin de CRT, una pistola dispara un haz de electrones (partculas cargadas negativamente) dentro de un tubo largo de vidrio. Los electrones excitan tomos de fsforo a lo largo del lado ancho del tubo (la pantalla), lo cual causa que los tomos de fsforo se iluminen. La imagen en la televisin se produce al iluminar distintas reas de la capa de fsforo con distintas intensidades. Los tubos de rayos catdicos producen imgenes precisas, pero tienen un serio inconveniente: Son voluminosos. Para aumentar el tamao de la pantalla en un CRT, tambin se tiene que aumentar la longitud del tubo (para dar a la pistola de scanneo de electrones la distancia para alcanzar toda la pantalla). Consecuentemente, cualquier televisin con un gran CRT va a pesar mucho y ocupar un gran espacio en un cuarto. Recientemente, una nueva alternativa ha empezado a aparecer en el mercado: los televisores de pantalla plana de plasma. Estos televisores tienen pantallas anchas, comparables con los equipos de CRT ms grandes, pero con solo 6 de ancho. La idea bsica de las pantallas de plasma es iluminar pequeas luces fluorescentes de colores para formar imgenes. Cada pxel esta formado por tres luces fluorescentes (RGB), al igual que en los televisores de CRT, las pantallas de plasma varan la intensidad de las diferentes luces para producir un rango completo de colores.
1.1 Funcionamiento del plasma
El elemento central en una luz fluorescente es el plasma, un gas formado por iones libres (tomos elctricamente cargados) y electrones (partculas negativamente cargadas). Bajo condiciones normales, el gas es principalmente formado de partculas sin carga. Esto es que los tomos individuales del gas incluyen igual nmero de protones y electrones. Los electrones cargados negativamente forman un balance perfecto con los protones cargados positivamente, con lo cual el tomo tiene una carga de cero. Al introducir muchos electrones libres en el gas al establecer un voltaje elctrico a travs de el, la situacin cambia rpidamente. Los electrones libres chocan con los tomos, forzndolos a perder otros electrones. Con electrones faltantes, un tomo pierde su balance. Este tiene una carga positiva, convirtindolo en un ion. En un plasma con una corriente elctrica corriendo a travs de el, las partculas cargadas negativamente se precipitan contra el rea cargada positivamente del plasma y las partculas cargadas positivamente se precipitan contra el rea cargada negativamente.
-3-
Televisores de Plasma 1.2. Dentro de la pantalla
El gas xenn y neon en una televisin de plasma esta contenido en cientos de miles de pequeas celdas posicionadas entre dos platos de vidrio. Largos electrodos estn tambin entre las placas de vidrio. Los electrones de la pantalla transparente, los cuales estn rodeados por un material dielctrico aislado y cubierto por una capa protectora de oxido de magnesio, estn montadas encima de la celda, delante de la placa frontal de vidrio.
En esta precipitacin, las partculas estn constantemente chocando entre ellas. Estas colisiones excitan los tomos de gas en el plasma, causando que se liberen fotones de energa. Los tomos de Xenn y Neon, tomos usados en las pantallas de plasma liberan fotones de luz cuando estn excitados. La mayora de estos tomos son fotones de luz ultravioleta, la cual es invisible para el ojo humano. Pero los fotones ultravioletas pueden ser usados para excitar fotones de luz visible.
Estos conjuntos de electrones se extienden a lo largo de la pantalla. Los electrodos de la pantalla estn ordenados en filas horizontales a lo largo de la pantalla y los electrodos de direccin estn ordenados en columnas verticales. Como se puede ver en el diagrama a continuacin, los electrodos verticales y horizontales de una cuadricula bsica.
-4-
se calienta. Cuando el electrn regresa a su nivel normal, este libera energa en forma de un foton de luz visible.
Para ionizar el gas en alguna celda en particular, la computadora de la pantalla de plasma carga los electrodos que se intersectan en esa celda. Haciendo esto miles de veces en una pequea fraccin de segundo, cargando cada celda en turno. Cuando los electrodos que se intersectan estn cargados (con una diferencia de voltaje entre ellos), una corriente elctrica fluye a travs del gas en la celda. Como vimos en la ltima seccin, la corriente crea un rpido flujo de partculas cargadas, el cual estimula los tomos de gas para soltar fotones ultravioletas. Los fotones ultravioleta desprendidos interactan con el material de fsforo revestido en la pared interna de la celda. El fsforo es una sustancia que emite luz cuando esta expuesto a otra luz. Cuando un foton ultravioleta golpea un tomo de fsforo en la celda, uno de los electrones del fsforo salta a un nivel superior de energa y el tomo
El fsforo en una pantalla de plasma emite luz de color cuando es excitado. Cada pxel esta formado de 3 celdas separadas, cada una de un color diferente. Un subpxel tiene fsforo de luz roja, otro verde y otro azul. Estos colores se mezclan para crear en conjunto el color del pxel. Al variar los pulsos de corriente fluyendo a travs de las distintas celdas, el sistema de control puede incrementar o decrementar la intensidad del color de cada subpixel para crear cientos de distintas combinaciones de rojo, verde y azul. De esta manera
-5-
el sistema de control puede producir colores a travs del espectro entero. La principal ventaja de la tecnologa de pantallas de plasma es que se puede producir una pantalla muy ancha usando materiales extremadamente delgados. Y debido a que cada pxel es iluminado individualmente, la imagen es muy brillante y se ve bien desde casi cualquier ngulo. La calidad de la imagen no es muy superior a la de la mayora de los equipos estndares de tubos de rayos catdicos, pero ciertamente alcanza las expectativas de la mayora de la gente. La mayor desventaja de esta tecnologa es el precio. Con precios de hasta $200,000.00 no son muy comerciales. Pero con los precios cayendo y la tecnologa avanzando, empezaran a sustituir a los televisores de CRT. En el futuro cercano, acomodar una televisin va a ser tan fcil como colgar un cuadro.
-6-
2. Perfil
Las pantallas de plasma de 32 y 42 pulgadas son prcticamente iguales en cuanto a circuiteria a pesar de tener distinta resolucin en el PDP (Plasma Display Panel). Las tabletas principales son la Q, B y TU. Las funciones principales de la tableta Q son un selector de audio/video, preamplificador de audio, amplificador de poder, amplificador de audfonos y control de ventilador. Las principales funciones de la tableta B son el procesamiento de video tales como decodificador de color, separacin de sincrona, convertidor A/D, conversin IP, scan converter, interfase de PDP y sintetizacion de OSD. Las principales funciones de la tableta TU son el sintonizador de TV y CATV y un circuito de reduccin de fantasmas.
-7-
3. Tableta B
3.1. Operacin y descripcin de la tableta B
3.1.1. Perfil El diagrama a bloques general de la tableta B se muestra en la figura. Hay seales YUV/RGB y compuestas/Y/C como seales de entrada de la tableta B. La seal YUV/RGB es una seal de DTV o PC. La seal de el sistema convencional de color para NTSC, PAL y SECAM es la seal compuesta/Y/C. la seal compuesta/Y/C es decodificada a una seal YUV usando un decodificador de color. Las seales YUV/RGB y compuestas/Y/C son seleccionadas usando un switch en un convertidos A/D. En el convertidor A/D, las seales YUV y RGB pueden ser usadas. En la etapa anloga, por lo tanto no es necesario convertir la seal YUV en RGB. La seal convertida a digital usando el convertidor A/D es entregada a el IC de sistema, donde una seal de interfase de 15 kHz
pasa por el convertidor IP y luego convertida en una seal progresiva de 31.5 Khz. En el IC del sistema, la seal RGB es directamente entregada sin ser convertida. La seal procesada usando una seal YUV es procesada en color, tinte, mejora de croma transitoria, y nitidez, finalmente convertida en una seal de RGB, y entregada en el scan converter de la siguiente etapa. En el scan converter, la resolucin es convertida de acuerdo a la resolucin de la PDP. Para una pantalla de 32 pulgadas, la resolucin es entregada usando una seal progresiva de 852 x 1024 puntos. Para una pantalla de 42 pulgadas, es entregada usando una seal progresiva de 1024 x 1024 puntos. Debido a que el PDP es un panel entrelazado basado en un sistema Alis, la seal progresiva del scan converter es convertida a PI usando el PLD en la siguiente etapa. En PLD, el OSD es insertado y una seal de prueba es generada, en adicin a la conversin PI. La interfase de seal con el PDP es LVDS. Por lo tanto, la seal de salida del PLD es introducida al transmisor LVDS, convertida a LVDS y entregada al PDP.
-8-
Diagrama a Bloques de la tableta B
-9-
3.1.2. Bloque relacionado a la descodificacin de color El decodificador de color usa el CXA2163Q (IC2) el cual puede decodificar NTSC, PAL, SECAM, NTSC443, PAL-M, PAL-N y PAL60. El diagrama a bloques relacionado al decodificador de color es mostrado en la figura. Hay varios switches en la figura. Las funciones de estos switches son las siguientes: SW1 y SW2 : Selecciona una seal de video compuesta y seal Y/C. (a: Seal de video compuesta, b: seal Y/C) SW3 y SW4 : Selecciona si separar las seales usando una interrupcin interna y un filtro pasa banda o el comb filter externo. (a: interrupcin interna y filtro pasa banda, b: Comb filter externo) SW5 y SW6: :Selecciona un comb filter 3D y un comb filter de 3 lneas (a:comb filter 3D, b:comb filter 3 lneas) SW7, SW8 y SW9 : selecciona seales compuestas, Y/C y por componentes (YCbCr). (a: compuesta y Y/C, b: componentes)
- 10 -
Diagrama a bloques de decodificador de color
- 11 -
El estado de estos switches para cada seal de entrada se muestra en la tabla. Por ejemplo una seal compuesta en el caso de NTSC es descrita a continuacin. SW1 y SW2 son puestos en posicin a. La seal que entra en el pin 1 del IC2 sale por el pin 3 y pasa a travs de un amplificador a 6 dB y de un filtro pasa bajas al comb filter 3D (IC206) y el comb filter de 3 lneas (IC205). Para NTSC, un comb filter 3D es usado. Por lo tanto las seales de salida de Y y C del comb filter 3D son enviadas a travs de un filtro pasa bajas nuevamente al decodificador con los switches (SW5 y SW6) para la seleccin de comb filter se pone la posicin a (la seal Y es enviada de el pin 5 y la seal Y de el pin 7). La seal de C es despus decodificada usando un bloque de proceso de croma para producir las seales Cb y Cr. La seal de Y es enviada al bloque de proceso Y en el IC, y simultneamente, tambin entregado por el pin 11 a la salida de IC. La seal resultante pasa a travs del SW9 (IC3) puesto en posicin a y enviado al decodificador de closed caption IC4. una seal de RGB con caracteres y su marco salen del decodificador de closed caption y entran a los pines del 33 al 36 del decodificador de color. La seal de caracteres en RGB es convertida en una seal TCbCr e insertada en la seal de video. SW1,2 Y/C NTSC PAL SECAM NTSC443 PAL-M PAL-N PAL60 YCbCr b a a a a a a a X SW 3,4 a b b a a b b a X SW 5,6 X a b X X b b X X SW 7,8,9 a a a a a a a a b 3.1.3.- Circuito de imagen dinmica Incluso en una imagen de bajo contraste, un circuito de imagen dinmica es instalado para mejorar los blancos y negros y reproduce una imagen ms clara y ms obscura con alto contraste. Esta funcin era realizada a travs del uso combinado de un circuito de extensin de negro con un decodificador de color y un circuito de imagen AGC. El circuito de imagen AGC consiste de IC5, Q15, Q16, Q18, Q20, y Q22 a Q27. Este circuito detecta la luminancia promedio de la imagen y dinmicamente cambia una curva de gamma para que la luminancia de un medio tono se incremente cuando la luminancia promedio es baja. La curva de gamma es obtenida controlando la inclinacin de una lnea poligonal y el punto de rizo. La figura muestra las caractersticas del circuito de imagen AGC.
Estados de los switches para seales de entrada (X significa no importa).
- 12 -
3.1.3.1. Caractersticas del circuito de imagen AGC La operacin del circuito de imagen AGC se describe a continuacin. La seal de entrada Y de el decodificador de color es ingresada a al pin de entrada (pin 1) de el amplificador de control de ganancia IC5 y sacado de el pin 3. La seal de entrada es sujeto al pedestal por medio de Q23 y pasado a travs de de el seguidor del emisor Q24. La seal de salida de el Q24 es integrado usando R89 y C57 para producir un voltaje de luminancia promedio y enviado a el comparador de voltea usando Q22, Q20 y Q16. la seal es entonces enviada a travs de Q15 al pin de control de ganancia (pin 2) del IC5. en el ciclo de campo trasero, la ganancia se incrementa cuando la luminancia promedio decrece. La ganancia es 1 cuando la luminancia promedio tiene suficiente luz. El voltaje de control de un comparador de voltaje es enviado al circuito de control de lnea poligonal el cual consiste de Q25, Q26 y Q27. el punto de rizo de una lnea poligonal se vuelve bajo cuando la luminancia promedio decrece. Como resultado, las caractersticas mostradas en la figura son obtenidas al controlar el amplificador de control de ganancia y el circuito de control de lnea poligonal usando un voltaje de luminancia promedio.
Diagrama Esquemtico de AGC
- 13 -
Las caractersticas del circuito de extensin de negro en un decodificador de color se muestran en la figura. Las caractersticas de un circuito de imagen dinmica en el cual el circuito de extensin de negros y el circuito AGC son combinados se muestra en la figura.
Caractersticas del circuito de extensin de negros.
Caractersticas del circuito de imagen dinmica
- 14 -
3.1.4.- Conversor A/D El diagrama de bloque del convertidor A/D (IC403) es mostrado en la figura. El convertidor A/D tiene 2 rutas de entrada. Este incorpora switches de video de banda ancha. La seal de video que pasa a travs de un decodificador de color es enviada a la entrada 1 (pines 124, 133 y 139), y la seal RGB/YUV es enviada a la entrada 2 (pines 126, 136 y 141). Los amplificadores que pueden cambiar la ganancia o la discriminacin estn incorporados en la etapa final de los switches de video. Durante los ajustes de calibracin AD, la ganancia y la discriminacin de los tres amplificadores son ajustados para que los datos digitales de RGB en la etapa final PLD sean ordenados correctamente. Las seales de video y RGB/YUV son convertidas A/D despus de pasar a travs de estos amplificadores. En los 3 canales hay salidas en 2 fases para producir datos digitales de 48 bits en total. El convertidor A/D tiene un circuito interno PLL. Un reloj es generado usando el circuito interno cuando el pulso de HD en una seal de video es metido en los pines 111 y 112. ya que los datos digitales salen en 2 fases, un pulso de 1/ CLK es entregado por el pin 101 a el IC de sistema en la etapa siguiente como un reloj.
- 15 -
Diagrama a bloque del Convertidor A/D
- 16 -
3.2.5.- IC del sistema El diagrama de bloques del IC de sistema (IC601) es mostrado en la figura. IC 601 ejecuta procesos tales como conversin IP, control de color, control de matiz, control de detalle y separacin digital de sincrona. La seal digital de entrada es sujetada y enviada al circuito de matriz de entrada, donde la seal digital no es convertida y enviada al circuito de mejora de croma transitorio en la siguiente etapa. Si la seal de entrada es una seal RGB, esta no es procesada en el circuito de mejora de croma transitoria e ingresado en el circuito selector de detalle en la siguiente etapa. La seal de entrada tampoco es procesada en el selector de detalle horizontal e ingresa en el circuito de matriz de salida en la siguiente etapa. Adems, la seal de entrada no es procesada en la salida del circuito de matriz y es entregada directamente. Para una seal de entrada RGB, en otras palabras, ningn proceso es llevado fiera del IC del sistema, y las seales son entregadas directo sin ningn procesamiento. Si la seal de entrada es una seal YUV, el transitorio de croma es mejorado. Una seal entrelazada de 15 KHz es ingresada en el circuito convertidor de entrelazado a progresivo/detalle V para la conversin IP y el detalle V y despus ingresada en el circuito de detalle horizontal/selector en la siguiente etapa para detalle H. Las seales de entrada distintas a una entrelazada de 15KHz son inmediatamente ingresadas al circuito de detalle horizontal/selector para el detalle horizontal sin pasar por el circuito convertidor de entrelazado a progresivo/detalle V. La seal YUV que sale del circuito de detalle horizontal/selector es convertida a RGB usando un circuito de salida de matriz en la siguiente etapa. La matriz en el circuito matriz es una matriz de 3 x 3, consultando 9 registros en total. El color y matiz puede ser controlado calculando y cambiando estos valores usando una microcomputadora.
- 17 -
Diagrama a bloques de IC del sistema
- 18 -
3.1.6.- Scan Converter En el scan converter (IC801), la resolucin es convertida dependiendo de la resolucin del PDP. Para una pantalla de 32, la resolucin es entregada usando una seal progresiva de 852 x 1024 puntos. Para una pantalla de 42, es presentada usando una seal progresiva de 1024x1024 puntos. El scan converter es controlado por muchos registros internos y una microcomputadora. Una seal de entrada es abastecida desde el IC del sistema en 2 fases (42 bits). Sin embargo, la seal de salida del scan converter es enviada al PLD de la siguiente etapa en una fase (42 bits). El reloj de punto es de 65 MHz para una pantalla de 32 y 80 MHz para una de 42. El diagrama a bloque del scan converter se muestra en la figura.
- 19 -
Diagrama a Bloques del Scan converter
- 20 -
3.1.7.- Circuito de separacin de sincrona el diagrama de bloques del circuito de separacin de sincrona se muestra en la figura. El circuito de separacin de sincrona IC404 (M52347) tiene un pin de entrada CS/HS externa (pin 6), pin de entrada VS (pin 8) y un pin de entrada de sincrona encendida G/Y (pin 4). Para la seal de sincrona de salida (pines 13 y 14), una seal externa tiene prioridad sobre una seal de encendido de sincrona G/Y durante la salida. En IC404, la funcin de la separacin de sincrona de la seal de entrada de encendido de sincrona G/Y es ligeramente baja para una seal de sincrona baja de 1080i o 720p. La sincronizacin puede ser en algunas ocasiones desestabilizada. Por eso, un circuito para reforzar el desempeo es insertado en la etapa anterior. En este caso, la punta de sincrona es amarrada para corregir el nivel DC. Adems, la amplitud es ligeramente amplificada para cortar la porcin de video, y solamente la seal de sincrona es ingresada en el circuito de separacin de sincrona. Esto previene la influencia de la fluctuacin de APL de una seal de video o de una macro-visin de 480p y permite una separacin de sincrona estable. Seales de sincrona externas de H y V corresponden a una amplitud de 1 a 5 V, pero son ingresadas en el circuito de separacin de sincrona despus de que la amplitud es establecida a aproximadamente 0.6 V usando un circuito recortador. En esta unidad, una seal de video compuesta puede ser usada como una seal de sincrona. En este caso, una seal de video compuesta al pin de H externa. SW1, SW2 y SW3 se ponen en posicin b cuando el modo de sincrona es establecido en seal de video. Una seal de video compuesta es entonces ingresada en el pin de encendido de sincrona G/Y, unas seales de entradas externas CS/HS y VS se conectan a tierra y no hay salida. En el circuito de separacin de sincrona, las seales de entrada de la seal de encendido de sincrona G/Y es separada en sincrona y entregada.
- 21 -
Diagrama a bloques del circuito de separacin de sincrona
- 22 -
3.1.8.- PLD El diagrama a bloques del PLD (IC203) es mostrado en la figura. La entrada de la seal de RGB es primero PI (Progresiva a Entrelazada) usando un circuito [intl] e ingresado a un circuito [solo_azul] para seleccionar solo el azul. En la siguiente etapa en un circuito [siggen], una seal de prueba es generada en el PLD y switcheada a una seal ordinaria. La seal resultante e entregada al circuito [osd_ins], donde la seal de OSD del OSD (IC205) es insertada. Finalmente, la seal es blanqueada usando un circuito [blank_d1] y entregada a travs de un slip-flop tipo D. Un circuito [relieve] se comunica con la microcomputadora. Este realiza cada operacin de control de acuerdo con la instruccin de la microcomputadora o lee el nivel de la seal de RGB para enviar datos a la microcomputadora. Un circuito [c_blk] genera una seal compuerta de blanqueo y pulsos de blanqueo V. Un circuito [osd_sync] genera una seal de tiempo de sincrona HV requerida en el OSD.
- 23 -
Diagrama a bloques del PLD
- 24 -
3.1.9.- Seales de tiempo tales como reloj o seal de sincrona El flujo de las seales de tiempo tales como reloj o seal de sincrona se muestran en la figura. En el bloque relacionado al decodificador de color, IC2 genera un reloj Fsc basado en todos los sistemas de color usando el oscilador X1 (16.2 MHz). El reloj Fsc generado es enviado al comb filter 3D (IC 206) y el comb filter de 3 lneas (IC205). Un circuito automtico de ancho de banda (IC6) requiere un reloj 4Fsc basado en NTSC. El reloj 4Fsc es suministrado por el oscilador X2 (14.3 MHz). Para PAL, IC6 tambin opera usando un reloj idntico. Las seales de tiempo de un convertidor A/D (IC403) son generadas usando un PLL en un convertidor A/D y un DSS (Digital Sync Separador) en el IC de sistema. Una seal de sincrona RGB/YUV (en los pines 17 y 18) y una seal de sincrona de video/Y/C (en los pines 14 y 15) son entregadas al DSS para seleccin. Las seales resultantes son separadas en seales H y V de sincrona puras cuando una seal de entrada HCS (sincrona Horizontal o Compuesta) es una seal compuesta. Como resultado un pulso de amarre para un convertidor A/D es generado, entregado por el pin 3, y enviado al pin 113 de un convertidor A/D (IC403). Adems, un pulso HD (PLLHD) para PLL es generado, entregado en la salida del pin 4, y enviado a los pines 111 y 112 del convertidor A/D (IC403 a el PLL interno. El reloj de punto (CLK) del convertidor A/D es generado en este PLL. Como fue descrito anteriormente, los datos son enviados en 2 fases, entonces el reloj (DATACK) enviado al IC del sistema es entregado por el pin 101 como un 1/2CLK. En el DSS, las seales de sincrona (SYS_HS y SYS_VS) para la discriminacin del sistema son tambin generadas, saliendo de los pines 29 y 30 y enviados a la microcomputadora. El reloj del IC del sistema (IC601) es suministrado usando un oscilador X601 (70 MHz). Este reloj es tambin usado como el reloj de un SDRAM externo. En el generador de salida de la seal de tiempo en el IC de sistema, un reloj (PICLK), seal de sincrona horizontal (PIHS), seal de sincrona vertical (PIVS), y el pulso de discriminacin de campo (PIFLD) son generados e ingresados al scan converter en la siguiente etapa. Hay X802 (80 MHz: 32, 100 MHz: 42) y X801 (65 MHz: 32, 80 MHz: 42) como un oscilador subministrado para el scan converter. El oscilador X802 es usado para el reloj de memoria, y el oscilador X801 es usado para la generacin de la seal de salida de tiempo. La seal de oscilacin de salida del X801 es directamente enviada al pin 91 del PLD de la siguiente etapa como el reloj de salida del scan converter. Debido a que, en el PLD, la seal progresiva del scan converter es convertida en una seal entrelazada, el reloj y la seal de sincrona horizontal son divididas en frecuencia. En otras palabras, la frecuencia de una seal PCLK se es la mitad de la frecuencia de la seal POCLK, y la frecuencia de la seal PHS es la mitad de la frecuencia de la seal POHS. PLD tambin genera una seal de tiempo para el OSD (IC1205 y la suministra. En el bloque relacionado al CPU, la seal de tiempo es suministrada del oscilador X1002 (12.3 MHz) como un reloj de CPU. El oscilador X1001 (32.8 KHz) es usado para la oscilacin del reloj de un contador interno.
- 25 -
- 26 -
3.2.- Funciones de la microcomputadora H8S/2633 Ref IC1004 (Fabricado por Hitachi) Funciones Las funciones de control de una microcomputadora principalmente clasificados en 6 bloques. 1) Control de cada dispositivo por la salida I/O 2) Control del circuito de ventilador por la salida PWM 3) Deteccin del estado por la entrada A/D 4) Control del LED por la salida D/A estn
5) Control de cada dispositivo en el bus I2C 6) Control del scan converter por el bus serial de cuatro cables La informacin requerida para cada control descrito a continuacin es leda desde un bus o in control de entrada y procesada por software. La asignacin de pines de la microcomputadora es mostrada en la tabla a continuacin.
- 27 -
# 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Puerto PC0/A0 PC1/A1 PC2/A2 PC3/A3 Vss PC4/A4 Vcc PC5/A5 PC6/A6/PWM0 PC7/A7/PWM1 Vss PB0/A8/TIOCA3 PVcc1 PB1/A9/TIOCB3 PB2/A10/TIOCC3 PB3/A11/TIOCD3 PB4/A12/TIOCA4 PB5/A13/TIOCB4 PB6/A14/TIOCB5 PB7/A15/TIOCB5 PA0/A16 PA1/A17/TxD2 PS2/A18/RxD2 PS3/A19/SCK2 Vss P10/PO8/TIOCA0 DACK0/A20 P11/PO9/TIOCB0 DACK1/A21 P12/PO10/TIOCC0 TCLKA/A22 P13/PO11/TIOCD0 TCLKB/A23 P14/PO12/TIOCA1 IRQ0 P15/PO13/TIOCB1 TCLCKC Funcin O O O O O I O O O O I O O I I I O I I I Nombre PDP_CPU PDP_ACT SYSTEM_RESET VIDE_MUTE Vss Vcc PWM0 PWM1 Vss POWER SW PVcc1 INPUT SELECT LINE MUTE AMUTE LPF_SW SIRCS SC PLL SW NC TXD2 (FWR) TXD2 (FWR) NC Vss POWER H:SYNC V.BLK Explicacin Panel del pin de seal de salida del panel CPU-GO H: On, L: Off Panel del pin de seal de salida del panel PDP-GO H: On, L: Off Pin de salida de la seal de reset del equipo L:Reset Pin de seal de salida de la seal de mute de video H:Mute GND Sin Uso 3.3V Sin Uso Pin del pulso de salida PWM para el drive de ventilador Sin Uso GND Pin receptor de la seal de encendido/apagado H:On, L:Off 5V Pin de salida de seleccin de entrada H: pin RCA, L: pin D4 Pin de salida de la seal mute para una salida de audio externa H: Mute Pin de salida de la seal de mute de audio H: Mute Pin de salida de la seal de eleccin LPF H: A travs, L: LPF activo Pin de recepcin de cdigo Sircs Pin de la seal de entrada de Encendido/Apagado del PLL en el scan converter H: On L: Off Sin Uso Sin Uso Pin de salida de datos (usado para escribir el software) Pin de entrada de datos (usado para escribir software) Sin uso GND Pin de entrada de la seal de discriminacin del panel Pin de entrada de la seal de discriminacin del panel Sin Uso Pin receptor de sincrona H Pin receptor de blanqueo V Pin de seal de entrada de discriminacin de modelo
- 28 -
32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 P16/PO14/TIOCA2 PWM2/IRQ1 P17/PO15/TIOCB2 PWM3/TCLKD PE0/D0 PE1/D1 PE2/D2 PE3/D3 PE4/D4 PE5/D5 PE6/D6 PE7/D7 Vss D8 PVcc1 D9 D10 D11 D12 D13 D14 D15 P30/TxD0/IrTxD P31/RxD0/IrRxD PVcc2 P32/SCK0/SDA1 IRQ4 Vss P33/TxD1/SCL1 P34/RxD1/SDA0 P35/SCK1/SCK4 SCL0/IRQ5 I I I/O I/O I/O I/O O O O O O O O O O O O O I/O O I/O O O V.SYNC Vss CC VID/YUV PVcc1 PICTURE AGC NTSC/PAL COL SYS N/M VEH1 VEH2 VEH3 COMF SW SDA_LS PVcc2 SCL_LS Vss SDA_HS SCL_HS TU_CLK Pin de seal de entrada de discriminacin de modelo Pin receptor de sincrona V Pin de prueba Pin de prueba Pin de prueba Pin de prueba Pin de salida se la seal de discriminacin de 15 KHz durante la entrada de RGB. Alto en 15 KHz. Pin de salida para habilitar la transmisin y recepcin del bus I2C. H: Habilitado Pin de salida de seleccin de la seal de modo de sincrona H: video L: H/Comp Pin de salida de activacin de Decodificador L: Activado GND Pin de salida de seleccin de seal de closed caption H: vides L: YUV 5V Pin de salida de Encendido/Apagado de la seal de imagen dinmica H: OFF, L: On Pin de salida de la seal de discriminacin NTSC/PAL H: NTSC L: PAL Pin de salid ad e la seal de discriminacin de color H: NT/PAL L: N/M Pin de salida de la seal de control del comb filter de tres lneas Pin de salida de la seal de control del comb filter de tres lneas Pin de salida de la seal de control del comb filter de tres lneas Pin de salida de seleccin de comb filter H: 3D, L: 3L Sin Uso Pin de envo/recepcin de los datos del bus I2C (usado para baja velocidad) 5V Pin de salida del reloj del bus I2C (usado para baja velocidad) GND Pin de envo/recepcin de datos del bus I2C (usado para alta velocidad) Pin de salida de reloj del bus I2C (usado para alta velocidad) Pin de salida del reloj serial para el tuner de la
- 29 -
60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 P36/RxD4 P37/TxD4 PG0/CAS/IRQ6 PG1/CS3/OE/IRQ7 PG2/CS2 PG3/CS1 PG4/CS0 WDTOVF PLLVCC PLLCAP PLLVSS RES NMI STBY FWE XTAL Vcc EXTAL Vss OSC1 OSC2 PVcc1 PF7/ Vss AS/LCAS RD HWR PF3/LWR/ADTRG IRQ3 PF2/LCAS/WAIT BREQ0 PF1/BACK/BUZZ I O O O O I I O I I I I I I O O O I TU_RX TU_TX . SOG DUTY2 SOG DUTY1 H STATUS V STATUS WDTOVF PLLVCC PLLCAP PLLVSS RES NMI STBY FWE XTAL Vcc EXTAL Vss OSC1 OSC2 PVcc1 Vss TUNER RESET RGB3 CONT1 NC NC NC microcomputadora Pin de recepcin de datos seriales para el tuner de la microcomputadora Pin de envo de datos seriales para el tuner de la microcomputadora Pin de envo de seal de interrupcin para el tuner de la microcomputadora Pin de salida de la seal de control de deberes de la seal de sincrona Pin de salida de la seal de control de deberes de la seal de sincrona Pin de discriminacin de la polaridad de sincrona H Pin de discriminacin de la polaridad de sincrona H Pin de salida de sobre flujo de la seal de WDT Pin de poder para el oscilador interno PLL (3.3V) Pin de capacidad externa para el oscilador PLL interno Pin de aterrizaje para el oscilador PLL interno Pin de entrada de la seal reset L: Reset Sin Uso Sin Uso Pin de entrada de habilitacin de escritura flash Pin de entrada de la seal del cristal de oscilacin 3.3 V Pin de entrada de la seal del cristal de oscilacin GND Sin Uso Sin Uso 5V Sin Uso GND Pin de salida la seal de reset del tuner de la microcomputadora L: Reset Sin Uso Sin Uso Pin de deteccin instantnea de 5V digitales Sin Uso Pin de deteccin de ventilador detenido H: Stop
- 30 -
90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 PF0/BREQ/IRQ2 AVcc Vref P40/AN0 P41/AN1 P42/AN2 P43/AN3 P44/AN4 P45/AN5 P46/AN6/DA0 P47/AN7/DA1 P90/AN8 P91/AN9 P92/AN10 P93/AN11 P94/AN12 P95/AN13 P96/AN14/DA2 P97/AN15/DA3 A vss P70/TMRI01/TMCI01/DREQ0 CS4 P72/TMTI23/TMCI23/DREQ1/CS5 P72/TMO0/TEND0 CS6/SYNCI P73/TMO1/TEND1 CS7 P74/TMO2/MRES P75/TMO3/SCK3 P76/RxD3 P77/TcD3 MD0 MD1 MD2 O I A/D A/D A/D A/D A/D A/D D/A D/A A/D A/D A/D A/D A/D A/D O O O O O I O I I I RTC-IRQ AVcc VREF A vss RTC_CS OSD_CS PLD_CS SC_CS 4W_CLK 4W_RX 4W_TX MD0 MD1 MD2 Pin de salida de la seal de interrupcin de reloj de tiempo real 5V Pin de entrada del voltaje de referencia para los convertidores A/D y D/A (5V) Sin Uso Sin Uso Pin de deteccin de aspecto del pin D Sin Uso De deteccin del switch de control Sin Uso Pin de control del LED Verde Pin de control del LED Rojo Sin Uso Pin de deteccin del voltaje de drive del ventilador Pin de deteccin de 5V digital Pin de deteccin de 3.3V digital Pin de deteccin de 6V anlogos Pin de deteccin de temperatura en la tableta de fuente Sin Uso Sin Uso GND Sin Uso Pin de seleccin del chip de reloj de tiempo real Pin de seleccin del chip OSD Pin de seleccin del chip PLD Pin de seleccin del chip de scan converter Pin de salida del reloj de bus de datos serial de cuatro cables para SC Pin receptor de datos del bus serial de cuatro cables para SC Pin de envo de datos del bus serial de cuatro cables para SC Pin de seleccin de modo de operacin MPU Pin de seleccin de modo de operacin MPU Pin de seleccin de modo de operacin MPU
- 31 -
3.3. Scan Converter IP00C714 Ref IC801 (Fabricado por i-chips) 3.3.1. Perfil Este Scan Converter es un LSI que expande y reduce el color de la imagen en tiempo real. Un controlador de memora que usa SDRAM como un marco de memoria, un filtro interpolado de cuatro smbolos usado para expansin y reduccin, y una memoria lineal estn integrados en un chip.
Las seales de entrada y salida de imagen contienen un reloj independiente y una seal de sincrona. Estos operan de forma independiente y asincrona. Una interfase serial de cuatro alambres es usada para controlar el scan converter. 3.3.2. Configuracin Este Scan converter esta dividido en un bloque de interfase con el CPU, un bloque de interfase de memoria para almacenamiento de imagen, un bloque de reduccin de entradas de imagen, un bloque de expansin de salidas de imagen, y un bloque de control de bus interno.
- 32 -
- 33 -
3.3.3. Bloque de interfase de CPU 3.3.6. Bloque de salida/expansin de imagen El bloque de interfase de CPU recibe seales (SCLK al pin 252, SS al pin 253, SI al pin 254, y SO al pin 1) desde una microcomputadora y controla el acceso a un registro interno. Este bloque es usado como una interfase serial de cuatro cables. Esto hace un registro de acceso en sincronizacin con un reloj SCLK (reloj serial) cuando el pin SS (seleccin de chip) es establecido en bajo. 3.3.4. Bloque de interfase de memoria para almacenamiento de imagen El bloque de interfase de memoria para almacenamiento de imagen entrega datos al bus de memoria de almacenamiento de imgenes de acuerdo con las instrucciones de un control de bus interno o lee una seal de entrada del bus de memoria de almacenamiento de imgenes. Este bloque opera con la seal MCLK (pin 97) como reloj. El SDRAM K4S161622D (IC802, IC803, e IC804)(Samsung) es usado como memoria, y una memoria de marco de 6 Mb en total es constituida en unidades de 2 Mb por color (R,G,y B). 3.3.5. Bloque de entrada/reduccin de imagen El bloque de entrada/reduccin de imagen lee los datos de un puerto de entrada de imagen en unidades de campos de acuerdo al comando del CPU y los reduce. Despus de eso, este bloque los solicita al bloque de bus de control interno, de acuerdo con una entrada de buffer de datos, cuyos datos de entrada son transferidos a la memoria de almacenamiento de imagen. Este bloque opera con la seal PICLK (pin 248) como un reloj. El bloque de salida/expansin de imagen las solicita al bloque interno de bus de control, de acuerdo al estado de una salida del buffer de datos, cuyos datos a la salida son transferidos a la memoria de almacenamiento de imgenes al puerto de salida y luego expande los datos de salida. Este bloque opera con la seal PLOCK (pin 109) como un reloj. El bloque de entrada y salida de imagen pueden operar simultneamente. Bloque de ajuste de calidad de imagen. El bloque de ajuste de calidad de imagen enfatiza los lmites de las imgenes (en direccin horizontal) con respecto a la calidad de la imagen. 3.3.7. Bloque de control de bus interno El bloque de control de bus interno alinea el bus de almacenamiento de memoria de imagen de acuerdo a la salida de seal de demanda del bus de cada bloque y genera la direccin de memoria de almacenamiento de imagen requerida. En el circuito de alineacin del bus, el buffer de entrada/salida de imagen no llega a sobre flujo ni a subflujo incluso si los puertos de entrada y salida operan simultneamente. En este caso, no es necesario aplicar peso a la entrada y salida de datos de imagen de cada puerto de imagen. Este bloque opera con la seal MCLK (pin 97) como reloj.
- 34 -
4. Tarjeta Q 4.1 Descripcin de la operacin del circuito de la tarjeta Q. El diagrama a bloques de la tarjeta Q se muestra en la figura. El selctor de funcin de RGB /YUV es el primer bloque se describe. Las seales componente 1 y componente 2/RGB entran y son seleccionadas por medio del IC3001 selector de video y son enviadas a una filtro pasa bajos por la limitacin de banda de las seal YUV. Las seales que pasan y las que no pasan a travs del filtro pasa bajos son seleccionadas por medio del selector de video IC3011 y enviadas hacia la tarjeta B. La seal de sincrona externa de una seal RGB/YUV es montada usando D3003 y D3004 y es sacada hacia la tarjeta B para solo una de las seales componentes 2/RGB usando un interruptor de sincrona en la siguiente etapa. El selector de funcin, de una seal de video de 25 Khz. es descrito a continuacin. Las seales de Sintonizacin, video 1/YC1 y video YC2 son seleccionadas usando un interruptor de AV IC3014 y son enviadas a la tarjeta B. En el selector de funciones de seal de audio, las tres seales de audio contenidas en 15khz de la seal de video son seleccionadas usando un interruptor de AV IC3014 y son enviadas al interruptor de audio IC3016. En el IC 3016 la seal COMP1, COMP2/RGB y las tres seales de audio contenidas en la seal de video de 15khz son seleccionadas. La seal de salida de audio sale a travs de un reforzador IC3015 y despus es enviada desde el IC3006. La seal de audio seleccionada usando el IC3006 es enviada la IC2003. La seal es procesada como trusurround cuando le modo de surround es puesto en TS. La seal procesada es enviada hacia el preamplificador IC2002, en donde se controlan tanto el volumen , balance, bass y treble y en donde los modos hall y simulate son procesados en el modo surround. Las seales del canal Izquierdo y derecho que salen del preamplificador, son enviadas hacia los amplificadores de poder IC2002 y IC2001. Estos amplificadores de poder son clase D. Las seales L y R son moduladas de PWM a una seal triangular de aproximadamente 100KHz y despus son sacadas. Estas mismas seales, son pasadas a travs de un filtro pasa bajos en la siguiente etapa como una seal anloga de audio para que pueda manejar las bocinas. Las seales L y R que salen del amplificador son enviadas simultneamente hacia el amplificador de seal para audfonos IC3010, y la seal de salida es conectada a la terminal para los audfonos. Adems una suma del canal izquierdo y el canal derecho proveniente del amplificador es conectada a la terminal de salida del sub-woofer a travs de un filtro pasa bajos IC3016. El circuito de control de giro del ventilador esta tambin montada en la tarjeta Q.
- 35 -
Diagrama a Bloques de la tableta Q
- 36 -
4.2 Diseo del bloque Q ejecuta todas las funciones de audio desde que se selecciona una seal de entrada hasta que se saca esta. 4.2.2 Diagrama a bloques de la tarjeta Q. La figura muestra el diagrama a bloques funcional de la tarjeta Q.
4.2.1 Configuracin del circuito de la tarjeta Q El bloque Q de la KZ42TS1, consiste en una interfase de entrada y salida bloque de audio, bloque de video y control de FAN. La tarjeta Q selecciona una seal de entrada como el bloque de video. Esta es completada en el bloque Q como en el bloque de audio. La tarjeta Q
Diagrama a bloques funcional de la tableta Q
- 37 -
4.3 Operacin del circuito, descripcin de cada bloque. La operacin del circuito es descrita a continuacin. 4.3.1 Interfase de entrada y Salida La tarjeta Q es tambin usada como tarjeta terminal. Esta contiene tolas las terminales de entrada y salida. Las terminales de entrada de Audio y video tienen dos canales de video compuesto con una terminal S, un canal por componentes( terminal CA) y una por componentes separadas (RCA). Una salida de audio( Mezclada)y la terminal de salida de Sub woofer y esta destinada para usarse como salida. Una terminal bidireccional de control S esta tambin presente. La figura muestra la ubicacin de cada terminal en la tarjeta.
Arreglo de terminales 4.3.2. Bloque de video En el bloque de video la tarjeta Q tiene la funcin de seleccionar las seales de entrada. La figura tres muestra el diagrama a bloques del proceso de video. En esta unidad, la ruta de la seal varia dependiendo de las seales de entrada ya sea compuesta, S video o por componentes separadas como lo muestra la figura 4.La operacin del circuito de video es descrita abajo para cada ruta.
- 38 -
Diagrama a bloques de la seal de video 4.3.2.1 Entrada se seal compuesta de video. Una de las seales compuestas de video (Video1 y video 2) que entra por J3000 y la seal compuesta TUNER-VID(Introducida por el CN3004) proveniente de la tarjeta del tuner es seleccionada usando el interruptor IC3014. La seal seleccionada es sacada por la terminal 40 del IC3014. El IC 3014 tiene internamente un amplificador de video a 6 bB. La seal que sale por la terminal 40 es amplificada en 6 dB. Por tanto, la seal que sale por la terminal 40 es atenuada en 6dB usando un divisor de voltaje formado por R3205 y R3206 para dar una ganancia total de 0dB.la seal atenuada es reforzada usando el emisor seguidor
- 39 -
Q3027 y esta es sacada por le conector CN3001(VID_SIG en la terminal 10) hacia la tarjeta B. El IC 3014 es un interruptor de TV de Audio / video de 5 entras dos salidas que es de acuerdo al estndar de 2S. En esta unidad, EL IC3014 es usado para la seccin de la seal de entrada de video1/2 seal compuesta, seal Y/S(Terminal de entrada S), salida de tuner y la seal de audio como se muestra en la figura 3. tambin el IC 3014se comunica con la microcomputadora IC1004 en la tarjeta B usando para esto el bus I2C para operaciones de control. El funcionamiento del circuito de seal Y/C y audio ser descrita mas adelante. 4.3.2.2 Seal de entrada Y(C (terminal S). Una de las entradas de seal de video1/2 Y/C provenientes del conector S terminal de conector J3000, es seleccionado usando el selector de AVIC3014. La seal y seleccionada, es sacad por la terminal 43, y la seal seleccionada C es sacada por la terminal 45. las salidas son amplificadas 6dB y despus atenuadas 6dB de la misma manera que la seal compuesta de video. La seal Y es reforzada usando un emisor seguidor Q3026, y la seal c es reforzada usando Q3025. Despus de esto las seales obtenidas son sacadas por le conector CN3001(Y_SIG por la terminal 8 para Y y por la terminal 6 C_SIG para la seal C) hacia la tarjeta B. La seal de salida es abierta cuando la termina S no esta conectada. Una seal en la terminal 7 del IC3014 es internamente llevada a 5V.la seal es detectada como una seal del tipo S(Y/C) cuando esta es menor que 3.5V. esta es detectada como una seal compuesta de video cuando el voltaje es a mayor que 3.5V. La deteccin que resulta, es escrita en un registro de estado y es enviada a travs del Bus I2C hacia la microcomputadora. La seal de DC, conforme al estndar 2S, sumada la seal C es detectada en la terminal 6 del IC3014. el resultado de la deteccin es escrita en un registro de estado y enviado a travs del bus I2C hacia la microcomputadora en la tarjeta B. 4.3.2.3.Entrada de seal por componentes. En esta unidad, la entrada de seal compuesta esta conformada por 2 entradas Y /Cb / Cr y R/G/B/H/VD, esta tambin corresponde a la sincrona en la seal G. La seal seleccionada, es sacada por la terminal 31. La conmutacin del IC 3001 es controlada por la seal INPUT_SEL( Que entra por la terminal 23 del CN3003) desde la microcomputadora. Como se muestra en la figura 3 la seal seleccionada usando el IC 3001 se comparte en dos rutas diferentes. Una es directamente introducida al seleccionador de video IC 3011 en la siguiente etapa. La otra es introducida al IC3011 a travs de un Filtro pasa bajos constituido por el Q3015. Cuando la seal de entrada es Y componente de color por diferencia pasa por un filtro pasa bajos es seleccionada usando IC3011. La conmutacin del IC3011 es controlada por medio de por la seal de control LPF( Introducida por la terminal 20 del CN3003) proveniente de la microcomputadora. La seal seleccionada es sacada por la terminal 31 del IC 3011 y despus es sacada por la terminal 4 (G/Y) del conector CN3002 hacia la tarjeta B. Las seales de sincrona (HD y VD) introducida por el J3011 es metida al selector IC3007 y sacada desde el CN3002(DSUB_H por la terminal 8 y DSUB_V en la terminal 10) hacia la tarjeta B durante la entrada del la seal RGB y seleccin.
- 40 -
4.3.3 Bloque de Audio. En esta unidad, otras funciones como la terminal de salida audfonos es completada en la tarjeta Q como si fuera el bloque de Audio. El bloque de audio ejecuta tambin todas las seales de audio desde que entra hasta que sale esta. La figura muestra el diagrama a bloques del seguimiento de una seal de audio.
- 41 -
Diagrama a bloque de la seal de audio
- 42 -
Una de las seales de audio que viene de un equipo externo, y la seal de audio del sintonizador es seleccionado por medio de dos selectores. La seal seleccionada es compartida por dos rutas. Una de estas es reforzada y sacada por la terminal de audio. La otra es introducida al circuito de surround como las seales de las bocinas y los audfonos. La seal de salida que viene del circuito de surround es ajustada en volumen y calidad usando el procesador de audio. Compartindolo en las rutas de las bocinas, sub_woofer y audfonos. La seal que sale del procesador de Audio, es reforzada o amplificada y despus es sacada. Los bloques son descritas para cada funcin en la parte de abajo. 4.3.3.1 Circuito de seleccin de entrada. La seal entrada de video es introducida por J3000 y la seal sacada proveniente del sintonizador es introducida al interruptor de AV IC3014 con el fin de seleccionar una de las seales. La seal seleccionada (VID_L) es introducida la selector de Audio IC3006. La seal de entrada componente de entrada 1 que se introduce por J3004 y la seal de audio de entrada de componentes 2 introducida por J3002 son introducidas el IC3006. El IC 3006 selecciona una de las seales de audio componentes de entrada y la seal resultante se saca por lC3014. La seal Seleccionada se comparte en dos rutas. Una es sacada hacia las bocinas y los audfonos y la otra es sacada hacia un canal de salida de audio. El Seleccionador de audio IC3006 es controlado a travs del Bus I2C por medio de la microcomputadora que se localiza en la tarjeta B. 4.3.3.2 Circuito de salida de Audio. La seal que sale por las terminales 14 y 15 del conmutador de audio IC3006, es reforzado usando el IC3015 es sacada por medio de la terminal de salida de Audio (J3008). Los transistores Q3032 y Q3033 en la seccin de salida del IC3015 son el circuito de silenciamiento de las terminales de audio. La base de los transistores silencia con un nivel alto ( aproximadamente 10V). La seal que viene de la terminal de salida, es sacada sin la conversin del nivel de la seal seleccionada. La seal que se encuentra en la terminal de salida es silenciada cuando la seal de control de la microcomputadora(LINE_MUTE) es puesta en nivel alto cuando el voltaje de alimentacin (AN_+12V) cae o se incrementa. LINE_ MUTE y AN_+12V son introducidas a un circuito de silenciamiento formado por Q3028 y Q3029. La seal de entrada que viene del D3075, es puesto en alto para silenciar la seal de salida de audio, cuando la seal de silenciamiento LINE_MUTE es puesta en alto y cuando la alimentacin AN_12V cae o se incrementa. 4.3.3.3. Circuito de TruSurround. La seal de audio que es introducida, seleccionada y sacada por la terminal 12 t 13 del IC3006, es sacada a travs del circuito de la seccin de volumen del procesador de TruSurround el IC2003. La seal de audio introducida en el IC2003, es procesada en Surround en el IC2003 cuando el modo de Surround es puesto en TruSurround. Cuando un modo que no sea TruSurround es puesto, la seal de entrada es solo pasada en el IC2003. El IC2003, el sonido se incrementa mas acsticamente que en otro modos cuando una seal de entrada es amplificada en modo de TruSurround y es sacado directamente. Por lo tanto el sonido es atenuado causando un circuito de seleccin de sonido (Formado por Q2004 y Q2005). En la etapa de formacin del IC2003 de esto el volumen del sonido en el modo TruSurround es el mismo que en otros modos. La seleccin del modo de Trusurround del IC2003 es controlado usando la seal de salida del DAC(de la
- 43 -
terminal 24 del IC2000) y es introducida en la terminal 2. El modo del TruSurround es seleccionado cuando la terminal 2 es puesta en alto (9V). El circuito de seleccin del volumen de sonido es tambin controlado usando el la seal de salida del DAC ( Terminal 24 del IC2000) y se introduce al Q2004 y Q2005. 4.3.3.4. Procesador de Audio. 4.3.3.6 Amplificador de Audio. El IC2000 es un procesador de audio. El procesador de audio ajuste el volumen, tone y balance. Esto tambin tiene muchos circuitos de surround internos. En esta unidad, el proceso de Surround es realizado en el IC 2000, cuando simula y cuando pone los modos de saln (Hall). IC2000 es controlado por medio del bus I2C por medio de la microcomputadora en la tarjeta B. Una seal en la terminal 24 es la salida del DAC (colector abierto) seal de I2C. En esta unidad , esta seal de salida es usada para controlar el procesador de TruSurround IC2003 y la seccin de volumen. Las seales Izquierda y derecha que se sacan del IC2003 son introducidas a los pines 6 y 7 del IC2000. La entrada de seales de audio son procesadas en volumen tono y balance y surround usando IC 2000 es son sacadas por las terminales 20 y 19. Las seales de salida son introducidas al amplificador de salida de Audfonos y al amplificador de Audio en la siguiente etapa. Las seales L+R procesadas en volumen es sacada por la terminal 22 parta el Sub_Woofer. 4.3.3.5 Amplificador de Audfonos. Las seales Izquierda y Derecha sacadas del IC 2000 son introducidas a travs de un circuito de Silenciamiento al amplificador de audfonos IC3010. La seal amplificada usando IC3010 es sacada por CN3010(terminal 1 HP_L, y terminal 2 HP_R) hacia la tarjeta H1, donde la seal de salida es introducida a travs de un circuito de Silenciamiento desde del conector de salida de los audfonos. La seal de audfonos es silenciada en la tarjeta fuente de la seal y secciones anteriores al amplificador de Audfonos. Las seales Izquierda y derecha sacadas del IC2000 son introducidas al amplificador principal de audio IC2001 y IC2002. Las seales de los canales Izquierdo y derecho son amplificadas usando cada amplificador. Las seales son entonces sacadas a travs de un filtro LC del CN3007 hacia las bocinas de los canales Izquierdos y Derechos. Los amplificadores principales de Audio IC 2001 e IC2002 son amplificadores digitales. La seal anloga proviene de la terminal 11 y es una seal interna modulada en PWM y es amplificada a una seal PWM de aproximadamente 26 VP-P y aproximadamente sobre una portadora de 120KHz. La seal amplificada es sacada por la terminal 4. Las seales que salen del amplificador son enviadas al filtro LC que es un filtro pasa bajos en la siguiente etapa para eliminar la componente portadora y es introducida hacia las bocinas para reproducir el sonido. Los amplificadores de poder tiene un circuito de silenciamiento interno. El silenciamiento es cancelado cuando en la terminal 12 existe un voltaje mayor a 4V. El modo de silenciamiento es activado cuando en la terminal 12 se tienen de 1.8V a 2.5V. La seal de silenciamiento. SP_MUTE es sacada desde el circuito de control de silenciamiento y en la seccin de deteccin de seal de audfonos HP_SW de la tarjeta H1 es introducida a la terminal 12. La terminal 12 del IC2001 e IC2002 son puestas a nivel de tierra cuando la terminal SP_MUTE que viene del circuito de control es puesta en alto(Aproximadamente 10V). La seal de salida de las En la tarjeta Q, la seal en la tarjeta fuente en el amplificador de audfonos es silenciada. Q3037 y Q3038 son encendidos y silenciados usando la seal de salida desde un circuito de control de silenciamiento. La operacin del circuito de control silenciamiento se describir despus.
- 44 -
bocinas es en este momento silenciada. La terminal 12 llega aproximadamente a 2.5V cuando la seal de deteccin de audfonos es puesta en alto (5V). Y despus de esto las bocinas son silenciadas. 4.3.3.7 Salida de Sub_Woofer. La seal izquierda y derecha que es sacada por la terminal 22 del IC2000 es filtrada y reforzada usando un filtro pasa bajos formado por IC3016 que es un amplificador operacional. La seal reforzada del sob-woofer es sacada a travs del circuito de silenciamiento Q3036 y Q3039 proveniente de la terminal de salida de Sub-woofer en J3011. Q3036 es controlado por medio de la seal de salida SP_MUTE proveniente del circuito de silenciamiento. Esta es silenciada cuando la seal SP_MUTE es puesta en alto. Q3039 es controlado por medio de la seal de deteccin de entrada de audfonos HP_SW la que se pone en un estado alto cuando los audfonos son insertados en su terminal de entrada. 4.3.3.8 Circuito de control de silenciamiento. El silenciamiento es controlado a travs de seales como LINE_MUTE y A_MUTE provenientes de un microcomputadora y de la lnea de alimentacin AN+12V. A_MUTE y la lnea de alimentacin AN+12V son introducidas al circuito de silenciamiento conformado por Q3034 y Q3035 de esta forma la seal de silenciamiento SP_MUTE es sacada de D3064.SP_MUTE es puesta en alto (Aproximadamente 10V) cuando la seal de silenciamiento A_MUTE que viene de la microcomputadora es puesta en alto y cuando la lnea de alimentacin de audio AN+12V cae o se incrementa. Una terminal de salida de audio es silenciada por AN+12V( ver seccin 2.3.2). LINE_MUTE y silenciada cuando la seal de deteccin de audfonos HP_SW es puesto en alto o cuando SP_MUTE es puesta en estado alto. 4.3.4 Circuito de control de Ventilador. El circuito de control del ventilador esta formado por IC3012 y Q3022. En este bloque el circuito de control del ventilador realiza procesos tales como control de velocidad, deteccin de paro del ventilador y deteccin del voltaje de control del ventilador. El voltaje de control del ventilador es gobernado por medio de una seal llamada FAN_DRV proveniente de la tarjeta B con el fin de controlar la velocidad del ventilador. El voltaje del ventilador es atenuada y retroalimentada hacia el microcontrolador(FAN_FB). La seal de deteccin de paro de ventilador que viene del ventilador es Ored usando IC3017 i es sacado hacia el microcontrolador hacia la terminal (FAN_DET). 4.3.5 Control S. Esta unidad tiene terminales de Entrada / Salida de control S. En la figura se muestra el flujo de la seal S. Como se muestra en la figura, la seal SIRCS que viene del receptor del control remoto no esta habilitada cuando la seal de control S es usada. Solo la seal de SIRCS proveniente del la entrada de Control S es recibida en este caso. La terminal de salida de control S saca la seal que viene de la entrada Control s cuando el conector S es insertado en la terminal de entrada Control S. La salida del Control S saca la seal SIRCS1 que viene del bloque del foto sensor del control remoto siempre y cuando no este insertada la terminal S . La figura muestra el flujo de la seal del control S.
La seal de salida es silenciada cuando la terminal SP_MUTE es puesta en nivel alto. Las salidas Las bocinas y Sub_woofer es
- 45 -
Seales SIRCS y de control S
- 46 -
Diagrama a bloques de la tableta Q
- 47 -
5. Tarjeta de TU.
5.1 Bloque de proceso de video.
5.1.1 Diagrama a bloques del circuito de proceso de video. La figura muestra el diagrama a bloques del proceso de video.
- 48 -
GR6001 reduce le fantasma usando el interruptor en encendido de la microcomputadora del tuner y enva una seal compuesta al reforzador GR6011 con un voltaje 1.8Vpp. La seal compuesta es convertida a otra de 0.8Vpp usando Q6011 y se enva al tarjeta Q. La descripcin de los pines del TU6001 y GR6001 es mostrada a continuacin.
5.1.2 Circuito para el proceso de la Sincrona Horizontal. Una seal compuesta de video con un voltaje de 2.0 Vpp sale de la terminal 22 (DET OUT) del TU6001 cuando una seal al 100% blanca es introducida. La seal de sincronismo horizontal es detectada proveniente de esta seal usando el Q6004. La seal de sincronismo H detectada es introducida la microcomputadora del tuner como una forma de onda ECE-Phaseshifted de 0 a 5V. La microcomputadora del tuner cuntale pulse en intervalos de 2 milisegundos cuatro veces i confirma que se este recibiendo una seal cuando la Cantidad de pulsos es de 104 a 255. El modo de servicio puede ser cambiado cuando la microcomputadora del tuner reconoce la recepcin de una seal. 5.1.3 Circuito para el proceso de sincrona Vertical. Una seal compuesta de video de 1.8 Vpp sale de la terminal 21 (DET OUT2) del TU6001 todo esto cuando una seal 100% blanca es introducida. La seal de sincronismo V es detectada en la seal compuesta de video usando Q6001 y el Q6002. La seal de sincronismo vertical detectada es introducida ala microcomputadora del Tuner como una seal ECE-Phase-shifted en forma de diete de sierra de 0 a 5V. La microcomputadora del Tuner detiene el enfoque de una imagen usando esta forma de onda. 5.1.4. Circuito de procesamiento de video. Una seal compuesta de video de 1.8 Vpp sale de la terminal 21 (DET OUT) del TU6001 y es introducida a travs del un reforzador Q6005 al GR6001 con un voltaje de 1.8Vpp cuando una seal 100% blanca es introducida.
- 49 -
NO 1 2 3 4 5 6 11 12 13 14 15 21 22 23 24 25 26 27 28 29 30 31 Nombre 9v 30v 5v SCL SDA AS RF AGC VIF +B (9v) AFT OUT GND DET OUT2 DET OUT ST IND SAP IND MODE F MONO NC MUTE NC R OUT L OUT I/O I I I I/O I/O I I I O O O O O I I I O O Funcin Alimentacin del Tuner Datos seriales para sintona Fixed 5V Terminal RF AGC Verificacin VIF Alimentacin de IF /MPX Salida anloga de AFT Tierra ( GND) Salida de ajuste de video 1.80.1V Salida de Video 2.0 0.2 V Salida de indicador estereo Salida del indicador SAP Interruptor de modo para audio multiplexado H: 3.5V-9.0V, L: 0V 1.5V Terminal para forzado de monoaural H:8.5V-9.0V, M: 2.0V-7.0V L:0V-0.8V Terminal de Silenciamiento de Audio ON: 4V-9V; OFF: 0V-0.8V Salida de audio canal derecho Salida de Audio Canal Izquierdo
PLL ON (NPN colector abierto)
- 50 -
5.2 Circuito de proceso de audio 5.2.1 Diagrama a bloques del circuito de audio. La siguiente figura muestra el circuito a bloques del procesamiento de audio.
5.2.2 Circuito de procesamiento de Audio. El circuito de procesamiento de audio amplifica la seal de audio incluyendo la componente de DC que proviene del TU6001 usando IC6008 (Amplificador operacional) se elimina la componente de CD usando C6075 y C6080 y despus se enva la seal de audio a la tarjeta Q. 5.3. Bloque del Microcontrolador para control del Tuner. Las funciones de la microcomputadora para control del Tuner se pueden clasificar en 6 principales: 1. Interruptor para el modo de computadora externa (Tarjeta de ajuste).
2. Control del TU6001 a travs de bus bidireccional I2C 3. Conmutacin del modo dual de audio. 4. Control de silenciamiento de Audio 5. Modo forzado de recepcin monoaural durante recepcin estereo. 6. AGC Control durante el ajuste automtico. La informacin requerida para cada uno de los diferentes procesos referidos arriba, es leda por medio del Bus, de un Convertidor A/D o I (Puerto de entrada) mostrados en la lista siguiente y es procesada por medio de Software. La asignacin de terminales para el microprocesador del tuner es mostrada en la siguiente tabla.
- 51 -
No 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 Puerto PA1 PA0 PB7 PB6 PB5 PB4 PB3 PB2 PB1 PB0 PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 EC/PD7 RMC-PD6 ACI/PD5 HS0/PD4 SI/PD3 SO/PD2 SCK/PD1 VSS INT2/PD0 XTAL EXTAL Nombre O_CNCT I_CNCT I_MLOCK O_SMUTE O_YCMUTE O_RECSW1 I_NSYNC O_PCMRST O_DECSW1 O:DECSW2 I_BINTN O_2SAP O_BSPCNT O_MASW O_SUBSW O_MUTE O_AFCSW O_SMUSE I_2HS I_2STRN I_2BILN I_HS I_SI O_SO IO_SCK VSS I_2VPN O_XTAL I_EXTAL I/O I I Funcin Deteccin de falla en el convertidor de alimentacin: L: Anormal; H: normal Terminal de salida de deteccin de amarrado de AFC. L:Ordinaria H: Muse Lock (Seal de MUSE provista).
Terminal de entrada para deteccin de sincrona de trama BS.L:Seal de referencia BS, H: Seales excepto 0(Sin seal y con seal Muse)
Puesta para el modo de computadora externa (Tarjeta de ajuste) en bajo. L: Modo de computadora externa, H:Ordinario
I I I I I O I/O
Entrada de sincrona Horizontal para sintonizacin de la sub-pantalla U/V. Terminal de entrada para deteccin transmisin estereofnica para la sub-pantalla. H:otros L:Estereo Terminal de entrada para deteccin transmisin audio dual para la sub-pantalla. H: otros L: Audio Dual. Terminal de entrada para la sincrona Horizontal para la sintona de la pantalla Maestra U/V Terminal de entrada del puerto serial tri-alambrado (SIO BUS) Terminal de salida del puerto serial tri-alambrado (SIO BUS) Terminal de entrada de reloj del puerto serial tri-alambrado (SIO BUS)
O I
Conexin del oscilador cermico Conexin del oscilador cermico
- 52 -
30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 No 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 RST TO/PE7 PWM/PE6 PE5/AN3 PE4/AN2 PE3/AN1 PE2/AN0 PE1/INT1 PE0/INT0 XLC EXLC R G B I Puerto YS YM PF7/PWM7/ SDA1 PF6/PWM6/ SAD0 PF5/PWM5/ SCL1 PF4/PWM4/ SCL0 PF3/PWM3 PF2/PWM2 PF1/PWM1 PF0/PWM0 MP NC VDD VSS PA7/HSYN C I_RSTN O_SEP I_DECIN I_ANTL I_AFT I_2AFT I_VPN I_CPSL O_XLC I_EXLC O_R O_G O_B I Nombre YS YM IO_SDA1 IO_SDA0 IO_SCL1 IO_SCL0 O_AGRD O_MONO O_2MONO O_MMUTE I_MP NC VDD VSS I_HP I I I I I I I Entrada de reset Terminal de entrada del SW GR Terminal de entrada del decodificador, terminal de entrada para deteccin de conectado o desconectado: L: conectado H: desconectado Terminal de entrada para la inversin de DC para medir el nivel de entena. Terminal de entrada del voltaje de AFT para la sintonizacin U/V de la pantalla maestra Terminal de entrada del voltaje de AFT para la sintonizacin U/V de la sub-pantalla Terminal de entrada de sincrona vertical para la sintona de la pantalla maestra. Terminal de entrada del puerto l tri-alambrado seria para seleccin del chip (SIO BUS
I/O I/O I/O I/O I/O O O O I
Funcin I2C bus 1 lnea de datos. I2C bus 0 lnea de datos. I2C bus 1 lnea de reloj. I2C bus 0 lnea de reloj. Tuner para U/V AGC con salida variable PWM para la pantalla maestra. U/V control PWM para modo forzado monoaural para la pantalla principal U/V control PWM para modo forzado monoaural para la Sub-pantalla. Terminal de salida de silenciamiento de audio para la pantalla maestra. Tierra (GND) 5V 5V Tierra (GND) Terminal de entrada Pulso del horizontal del P y P.
- 53 -
60 61 62 63 64 PA6/VSYN C PA5 PA4 PA3 PA2 I_VP O_RECSW2 I_STRN I_BILN O_SAP I I I O Terminal de entrada Pulso del Vertical del P y P. Terminal de entrada para deteccin transmisin estereofnica para la sub-pantalla. H:otros L:Estereo Terminal de entrada para deteccin transmisin audio dual para la sub-pantalla. H: otros L: Audio Dual. Seleccin del audio U/V de la pantalla maestra
- 54 -
6. Advertencias del Display. La KZ 42TS1 despliega mensajes de advertencia cuando el led de standby/sleep de la unidad principal destella. *ADVERTENCIAS A fin de cuentas, uno de los errores mostrados abajo ocurre cuando el led de Standby/Sep destella continuamente en intervalos de 0.4 seg. Un error puede ser confirmado por el Desplegador NG(NO GOD) que aparece abajo del men de servicio. Estatus de servicioFan & estatus de la temperatura/ Estatus de advertencias Nota: El desplegador NG no se inicializa hasta que el cordn de AC es desconectado. *Estatus de servicio / Ventilador & estatus de temperatura. Driver del ventilador Falla en le circuito driver del ventilador. Fan Deteccin de parada del ventilador Temperatura P/S Error en incremento de temperatura Para el TS42 un mensaje de advertencia es desplegado a 80 grados ms. *ESTATUS DE SERVICIO/ ESTATUS DE ADVERTENCIAS EEP ID EEPROM Error al Verificar ID EEP Save EEPROM Error de salvado EEP load EEPROM Error de carga RTC INIT RTC(Real Time Clock) error de inicializacin. RTC VDET RTC IC error falta de voltaje RTC XSTOP RTC error por paro de la oscilacin PDP Init Error de inicializacin del PDP panel. DEC INIT Error de inicializacin del decodificador de color DC INIT Error por inicio con un voltaje B bajo. Power Off Error de acceso del PDP panel durante la secuencia de apagado.
*APAGADO Si uno de los errores anteriores ocurre, la unidad entra a un modo de Standby y el led correspondiente comienza a destellar. Le led repetidamente destella a intervalos de 0.3 seg muchas veces. Numero de destellos y errores que representa. Dos veces: Un error de cdigo es detectado proveniente del panel Tres veces: Se apago el equipo debido a un incremento de la temperatura(Un mensaje de emergencia es desplegado antes de que se apague) Para la TS42, el apagado por temperatura ocurre a 85 grados Centgrados o mas. Cuatro Veces: falta de voltaje en la lnea de 5V digital o un sobre voltaje. Cinco Veces: falta de voltaje en la lnea de 3.3V digital o un sobre voltaje. Seis Veces: falta de voltaje en la lnea de 6V anloga o un sobre voltaje.
- 55 -
7.- Desensamble Antes de iniciar el desensamble se debe recostar el equipo sobre la pantalla para evitar daos en la pantalla.
7.1. Cubierta trasera
7.2. Remocin de las tabletas Q, Q2 y TU
La cubierta trasera esta sujetada por 18 tornillos. Retirarlos y levantar la cubierta.
- 56 -
Televisores de Plasma 7.3. Remocin del blindaje principal 7.4. Remocin de la tableta B
- 57 -
Televisores de Plasma 7.5 Remocin de la tableta H1 7.7 Remocin de la pantalla de Plasma
7.6 Remocin de la tableta H2
- 58 -

Sony Training TV Plasma

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Sony Training TV Plasma

Cargado por

Copyright:

Formatos disponibles

TV A0402

Customer Services Latin Amrica

Customer Services Latin Amrica

1.1 Funcionamiento del plasma

Customer Services Latin Amrica

Televisores de Plasma 1.2. Dentro de la pantalla

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Diagrama a Bloques de la tableta B

Customer Services Latin Amrica

Customer Services Latin Amrica

Diagrama a bloques de decodificador de color

Customer Services Latin Amrica

Estados de los switches para seales de entrada (X significa no importa).

Customer Services Latin Amrica

Diagrama Esquemtico de AGC

Customer Services Latin Amrica

Caractersticas del circuito de extensin de negros.

Caractersticas del circuito de imagen dinmica

Customer Services Latin Amrica

Customer Services Latin Amrica

Diagrama a bloque del Convertidor A/D

Customer Services Latin Amrica

Customer Services Latin Amrica

Diagrama a bloques de IC del sistema

Customer Services Latin Amrica

Customer Services Latin Amrica

Diagrama a Bloques del Scan converter

Customer Services Latin Amrica

Customer Services Latin Amrica

Diagrama a bloques del circuito de separacin de sincrona

Customer Services Latin Amrica

Customer Services Latin Amrica

Diagrama a bloques del PLD

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Diagrama a Bloques de la tableta Q

Customer Services Latin Amrica

Diagrama a bloques funcional de la tableta Q

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Diagrama a bloque de la seal de audio

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Customer Services Latin Amrica

Seales SIRCS y de control S