Documentos de Académico
Documentos de Profesional
Documentos de Cultura
PERIFRICOS
Facultad de Informtica Universidad de Murcia Miguel ngel Zamora Izquierdo
1
8255 Caractersticas
n
n n n n
Interface E/S de propsito general que conecta perifrcios con el bus del microprocesador Realiza tareas de buffering y latching Programable por software Bajo coste Utilizado como interfaz de teclado, puerto paralelo, etc.
8255 Pinout
8255 Conexin a un uC
Buffer del bus de datos (triestado bidireccional) Lgica de control y lectura y escritura /CS, /RD y /WR A0-A1 RESET Control del grupo A (puerto A y parte alta del C) y B (puerto B y baja del C) Puertos A, B y C
24 pines E/S que se pueden programar de forma independiente en grupos de 12 3 Modos de operacin distintos
n
Modo 0. Cada grupo de 12 lneas est dividido en 8+4 de 0 entrada o salida programables independientemente Modo 1. Cada grupo tiene 8 lneas de entrada o salida + 3 1 de protocolo y control de interrupcin Modo 2. 8 lneas bidireccionales + 5 de protocolo 2
2 puertos de 8 bits + 2 puertos de 4 bits Configurables como entradas o salidas de forma independiente Las salidas quedan capturadas (latched) hasta que la CPU manda un nuevo dato Las entradas pueden leerse por la CPU en cualquier momento. En este modo no se pueden capturar las entradas.
Transferencias desde/a un perifrico con protocolo Tanto las entradas como salidas quedan capturadas Se pueden configurar tanto grupo A como B. Puerto de 8 bits como datos y el puerto de 4 como protocolo
10
11
Solo el grupo A puede configurarse Protocolo como en Modo 1 con E/S Tanto entradas como salidas son capturadas
12
Los pines del puerto C tienen un uso que depende del modo en que est configurado su grupo
Lectura puerto C
13
14